基于FPGA的數(shù)字信道化接收機的研究及實現(xiàn)
辛淵博，侯宏
摘要： 數(shù)字接收機設計，一般要具有寬帶頻率覆蓋、高的靈敏度和動態(tài)范圍、可以檢測同時到達信號，以及高的測頻精度和頻率分辨率等性能要求。通常的電子戰(zhàn)偵察接收機，同時多信號處理能力比較弱，同一時刻只能處理一個信號，這已不能適應日益復雜的電磁環(huán)境下的信息化戰(zhàn)場需求。本文根據(jù)偵察接收機設計中所面臨的問題，提出一種基于多相濾波器組的數(shù)字信道化測頻接收機的設計方法，并進行了深入的理論分析，用大量計算機仿真實驗驗證所設計的接收機的性能。
Abstract：
Key words :
摘 要：數(shù)字接收機[1]設計，一般要具有寬帶頻率覆蓋、高的靈敏度和動態(tài)范圍、可以檢測同時到達信號，以及高的測頻精度和頻率分辨率等性能要求。通常的電子戰(zhàn)偵察接收機，同時多信號處理能力比較弱，同一時刻只能處理一個信號，這已不能適應日益復雜的電磁環(huán)境下的信息化戰(zhàn)場需求。本文根據(jù)偵察接收機設計中所面臨的問題，提出一種基于多相濾波器組的數(shù)字信道化測頻接收機的設計方法，并進行了深入的理論分析，用大量計算機仿真實驗驗證所設計的接收機的性能。
關鍵詞：數(shù)字信道化 數(shù)字下變頻 多相濾波 軟件無線電
此內容為AET網(wǎng)站原創(chuàng)，未經授權禁止轉載。