通常，只有帶有LVDS或LVPECL接口的價格昂貴的振蕩器才可用作FPGA SERDES接口應用的參考時鐘源。而現在ispClock5400D器件提供超低抖動差分時鐘輸出，可以用來驅動FPGA、ASSP和ASIC的通用時鐘源以及SERDES參考時鐘源。該評估板演示了如何將低成本的CMOS振蕩器連接到ispClock5400D器件，為XAUI應用或270 MHz SDI視頻應用產生高質量的時鐘。

萊迪思混合信號器件產品經理Shyam Chandra 表示：“新款評估板為使用ispClock5400D器件實現差分時鐘提供了一個優異的開發平臺。該平臺提供了一種快速接口到測試設備平臺的方法，以確保5400D系列較低的周期和相位抖動性能。傳統的時鐘分配IC并不能很好地解決電路板上有關時序問題的設計挑戰；事實上，在許多情況下，解決時序問題需要重新進行電路板布局和生產。我們的新款評估板展示了ispClock5400D器件相偏控制的靈活性，其成本遠低于傳統的時鐘分配IC。”

關于ispClock5400D評估板

ispClock5400D評估板是一個多功能、易于使用的硬件開發平臺，適用于ispClock可編程時鐘器件的評估和設計。該平臺基于一塊6" x 4"評估板，帶有48引腳無鉛QFNS封裝的ispClock 5406D器件、SMA連接口、晶體振蕩器電路以及用于JTAG、I2C總線和測試的擴展插頭。該套件包括預先配置的ispClock5400D演示設計，用以演示器件的低抖動性能和時間偏移/相位偏移輸出控制。該板使用開關和按鈕進行控制。還提供一個引腳來訪問ispClock5406D器件的I2C總線接口。

用戶可使用PAC-Designer®和ispVM™軟件擴展或修改預先配置的演示設計。ispClock系列的設計軟件PAC-Designer可從萊迪思網站免費下載，www.latticesemi.com/products/designsoftware/pacdesigner

定價和供貨情況

ispClock5400D評估板的價格為169美元。該板可即刻通過萊迪思網上商店www.latticesemi.com/store或萊迪思授權的代理商www.latticesemi.com/sales進行購買。所有ispClock5400D和LatticeECP3器件已完全符合量產標準，并開始接受批量訂貨。

更多有關ispClock5400D評估板的信息，請訪問www.latticesemi.com/5400D_board

關于ispClock可編程時鐘器件

ispClock5400D器件系列具有在系統可編程差分時鐘分配以及全面的可編程特性，用戶能夠基于分頻器和PLL功能編程產生不同頻率。其它的功能有：多個差分I / O口，支持多種標準并且同時保持高性能系統所需的低抖動特性。ispClock5400D系列支持用于多種可編程差分輸入參考/反饋標準的差分輸出驅動器，這些標準包括：LVDS、LVPECL、HSTL、SSTL和HCSL。還包括片上可編程終端和一個時鐘A/B選擇多路開關、可編程時間偏移、可編程相偏和各種可編程輸出使能功能。通過I2C，用戶可以訪問幾乎所有的ispClock5400D可編程功能。

ispClock5400D保持極低的抖動：

• 超低周期－周期抖動（29ps峰－峰）

• 超低的周期抖動（2.5ps）

• 低輸出至輸出相偏（<75ps）

更多有關萊迪思ispClock器件系列的信息，請訪問www.latticesemi.com/products/ispclock

關于LatticeECP3 FPGA

低功耗、高價值的第三代LatticeECP3系列是業界擁有SERDES功能的FPGA器件中，具有最低功耗和價格的產品系列。LatticeECP3 FPGA系列提供多協議的兼容XAUI抖動的3.2G SERDES、DDR3存儲器接口、強大的DSP功能、高密度的片上存儲器以及多達149K的LUT，所有器件功耗和價格只有同類擁有SERDES功能的FPGA的一半。更多有關LatticeECP3 FPGA系列的信息，請訪問www.latticesemi.com/products/fpga/ecp3

關于萊迪思半導體公司

萊迪思半導體公司提供創新的 FPGA、PLD、可編程電源管理 和時鐘管理解決方案。要了解更詳細的信息，請訪問www.latticesemi.com　

#  #  #

Lattice Semiconductor Corporation、Lattice（及其設計圖案）、L（及其設計圖案）、LatticeECP3及特定的產品名稱均為萊迪思半導體公司或其在美國和/或其它國家的子公司的注冊商標或商標。