賽靈思繼2013年11月初發(fā)貨業(yè)界首款20 nm芯片Kintex UltraScale后，繼續(xù)積極推動其UltraScale器件的發(fā)貨進程，于2013年12月10宣布已提供有關(guān)Kintex中端和Virtex高端20 nm UltraScale系列的詳細器件選型表、產(chǎn)品技術(shù)文檔、設(shè)計工具及方法支持。

賽靈思公司全球高級副總裁、
亞太區(qū)執(zhí)行總裁湯立人(Vincent Tong)

    發(fā)布會上，賽靈思公司全球高級副總裁、亞太區(qū)執(zhí)行總裁湯立人(Vincent Tong)自豪地告訴記者：“賽靈思28 nm 7系列產(chǎn)品廣泛用于4K電視、OLED、無線等領(lǐng)域；據(jù)統(tǒng)計，在2013年前兩個季度，賽靈思28 nm產(chǎn)品的市場占有率高達72%。”
    今年號稱是中國4K超高清電視的元年，4G牌照前不久剛剛發(fā)放。不斷演進的標準、越來越短的上市時間和產(chǎn)品差異化的要求為FPGA的發(fā)展提供了廣闊的發(fā)展前景。
    湯立人繼續(xù)說到：“賽靈思將一改過去單節(jié)點、只有FPGA芯片的局面，未來，賽靈思將28 nm、20 nm、16 nm多節(jié)點共存，提供FPGA系列、SoC系列、3D IC系列多種芯片，賽靈思將全面實現(xiàn)All Programmable和Smarter System，瞄準160億美元的目標市場。”
賽靈思取代ASIC的三大法寶——UltraScale架構(gòu)、Vivado
設(shè)計套件和UltraFasta設(shè)計方法
    在160億美元的市場規(guī)劃中，賽靈思一方面要提防老對手，另一方面還需從ASIC/ASSP和嵌入式領(lǐng)域奪取近百億美元的市場。
    取代ASIC/ASSP，賽靈思也喊了好幾年，現(xiàn)在底氣尤其足，這主要得益于三個方面——UltraScale架構(gòu)、Vivado設(shè)計套件、UltraFasta設(shè)計方法，賽靈思從硅片、工具和設(shè)計方法提供了ASIC級的優(yōu)勢。
    UltraScale架構(gòu)是賽靈思在20 nm從芯片架構(gòu)上進行的革新，重新設(shè)計的布線架構(gòu)、類ASIC的時鐘和CLB封包技術(shù)，使芯片的資源利用率從以前最高的80%提高到90%，大大降低成本和產(chǎn)品開發(fā)時間。
    Vivado工具已推出一年多，提供全新構(gòu)建的SoC增強型、以IP和系統(tǒng)為中心的下一代開發(fā)環(huán)境，以解決系統(tǒng)級集成和生產(chǎn)力瓶頸為目標，在總體生產(chǎn)力、使用簡易性和系統(tǒng)級集成能力方面領(lǐng)先一代。ChinaAET甚至還有了Vivado工具的學(xué)習(xí)視頻（http://study.chinaaet.com/course/6100000016）。
    簡單地說，UltraFasta設(shè)計方法就是高效地利用賽靈思的生態(tài)系統(tǒng)，在盡可能短的時間內(nèi)實現(xiàn)FPGA的高效設(shè)計，包括IP和設(shè)計重用、HLS的軟件和硬件設(shè)計、生態(tài)系統(tǒng)、快速調(diào)試和驗證，以達到設(shè)計實現(xiàn)和閉合技術(shù)、編程和硬件調(diào)試方面的最佳實踐的集合；有助于制定準確的項目進度和成本估計，把產(chǎn)品開發(fā)時間從幾個月縮短為幾周，加快產(chǎn)品上市時間，從而增加產(chǎn)品收入。其實，這些思路賽靈思一直都有，現(xiàn)在真正提煉成了UltraFasta設(shè)計方法。
    湯立人指出：“未來FPGA發(fā)展，僅有工藝是遠遠不夠的，一定要看工具、架構(gòu)、生態(tài)系統(tǒng)。賽靈思在設(shè)計方法和開發(fā)工具上的著力，引起了業(yè)內(nèi)的疑惑，居然有人問“Xilinx是否變成了一家EDA公司？”
    在20 nm節(jié)點，賽靈思的中端和高端產(chǎn)品系列都將采用UltraScale架構(gòu)；賽靈思的整個UltraScale系列均采用相同性能的邏輯架構(gòu)和關(guān)鍵架構(gòu)模塊，打造出了最佳可擴展的架構(gòu)。此外，賽靈思系列產(chǎn)品間引腳兼容，Kintex UltraScale FPGA可向Virtex UltraScale平滑移植。
    就DSP模塊而言，Kintex系列為5520，比Viretex的2880多，是因為Kintex主要應(yīng)用在無線、雷達領(lǐng)域等，需要更多DSP模塊進行算法方面的應(yīng)用。對收發(fā)器來說，Virtex可用于海量數(shù)據(jù)中心、400G轉(zhuǎn)發(fā)器等，收發(fā)器數(shù)量和性能明顯優(yōu)于Kintex。
    賽靈思此次發(fā)布了業(yè)內(nèi)最大容量的XCVU440，采用3D IC封裝、第二代堆疊硅片互聯(lián)（SSI）技術(shù)，賽靈思在7系列推出的3D IC——Virtex-7 T2000，集成了4片F(xiàn)PGA Slice，XCVU440只集成了3個FPGA Slice，就具有440萬個邏輯單元，為生產(chǎn)和原型設(shè)計應(yīng)用提供了5 000萬個等效門。據(jù)悉，賽靈思在20 nm工藝節(jié)點上的容量已經(jīng)超出了此前公開發(fā)布的所有競爭性14/16 nm工藝計劃。
    賽靈思的整個UltraScale系列均采用相同性能的邏輯架構(gòu)和關(guān)鍵架構(gòu)模塊，且系列產(chǎn)品間引腳兼容，Kintex UltraScale FPGA可向Virtex UltraScale平滑移植。