0 引言

　　FIR濾波器具有嚴(yán)格的線性相頻特性，同時(shí)又可保證任意幅頻特性。而這個(gè)特點(diǎn)使FIR濾波器在數(shù)據(jù)傳輸、圖像處理和識(shí)別、語音處理和通信系統(tǒng)中具有廣泛的應(yīng)用。除此之外，F(xiàn)IR濾波器除0以外沒有其他的極點(diǎn)，所以整個(gè)濾波系統(tǒng)是相對(duì)穩(wěn)定的，不存在不穩(wěn)定的問題，這是FIR區(qū)別于IIR的本質(zhì)原因，而FIR在傳輸數(shù)據(jù)時(shí)存在色散。

　　本文只討論FIR濾波器的設(shè)計(jì)方法。基于DA算法的濾波器有效解決了MAC結(jié)構(gòu)的不足，但是隨著濾波器的階數(shù)增加，查找表的規(guī)模呈指數(shù)增加，再設(shè)計(jì)高階濾波器時(shí)普通DA算法甚至難以實(shí)現(xiàn)。本文提出了一種優(yōu)化的DA算法來克服一般DA算法在設(shè)計(jì)高階濾波器時(shí)的缺陷，并用Verilog HDL語言在FPGA上實(shí)現(xiàn)[1]。

1 線性相位FIR濾波器的結(jié)構(gòu)

　　如果FIR中的h(n)為實(shí)數(shù)，并符合下列條件其中的一種：

　　偶對(duì)稱：h(n)=h(N-1-n)

　　奇對(duì)稱：h(n)=-h(N-1-n)

　　稱其具有線性相位結(jié)構(gòu)。

　　當(dāng)N為奇數(shù)時(shí)，其系統(tǒng)函數(shù)為[2]：

　　其直接型結(jié)構(gòu)如圖1所示。

　　當(dāng)N為偶數(shù)時(shí)，其系統(tǒng)函數(shù)為：

　　其直接型結(jié)構(gòu)如圖2所示。

2 分布式算法

　　2.1 分布式算法基礎(chǔ)

　　DA算法是基于查找表結(jié)構(gòu)的，其詳細(xì)公式解析如下[3]：

　　重新分配求和的順序，其結(jié)果如下：

　　y=c[0]( xB-1[0]2B-1+ xB-2[0]2B-2+…+ x0[0]20)

　　+c[1]( xB-1[1]2B-1+ xB-2[1]2B-2+…+ x0[1]20)+…

　　+c[N-1](xB-1[N-1]2B-1+xB-2[N-1]2B-2+…+x0[N-1]20)

　　=(c[0] xB-1[0]+c[1] xB-1[1]+…+c[N-1]xB-1[N-1])2B-1

　　+c[0] xB-2[0]+c[1] xB-2[1]+…+c[N-1]xB-2[N-1])2B-2

　　+…+(c[0] x0[0]+c[1] x0[1]+…+c[N-1] x0[N-1])20

　　(6)

　　2.2 分布式算法的優(yōu)化

　　假如N的數(shù)量增加，一個(gè)單一的LUT無法執(zhí)行全字，就能夠利用部分表并先將結(jié)果相加。其原理為：假定長度為LN的內(nèi)積，那么可以用一個(gè)DA體系結(jié)構(gòu)實(shí)現(xiàn)它：

　　表的規(guī)模從一個(gè)24N B的LUT減少4個(gè)2N B表。優(yōu)化的DA算法的結(jié)構(gòu)圖如圖3所示。

3 基于FPGA的FIR低通濾波器的設(shè)計(jì)

　　3.1 基于FPGA的FIR設(shè)計(jì)流程

　　本文設(shè)計(jì)的FIR濾波器的流程如圖4所示，主要分為系數(shù)提取和FPGA完成[4]。

　　3.2 FIR濾波器的MATLAB設(shè)計(jì)

　　本文設(shè)計(jì)濾波器主要參數(shù)為阻帶最小衰減為30 dB，通帶波紋小于0.5 dB，截止頻率為0.4。為此設(shè)計(jì)了18階的FIR線性相位低通濾波器，采用窗函數(shù)中的凱澤窗來設(shè)計(jì)。根據(jù)凱澤窗參數(shù)?對(duì)濾波器的性能的影響，來滿足條件。由這些技術(shù)指標(biāo)可通過MATLAB提供的濾波器設(shè)計(jì)工具箱FDAtool來仿真設(shè)計(jì)濾波器，從而提取濾波器的系數(shù)[5]。

　　由于提取出來的系數(shù)是浮點(diǎn)型，而FPGA只能處理定點(diǎn)型數(shù)據(jù)，所以需要把提取出來的系數(shù)進(jìn)行量化，在該設(shè)計(jì)方案中將系數(shù)擴(kuò)大1 024倍，即210。再通過編碼轉(zhuǎn)化為二進(jìn)制形式。通過FDAtool工具提取出的數(shù)據(jù)及其量化結(jié)果如下：

　　h(0)=h(17)=-0.014 361 548 558 709 025，

　　h(1)=h(16)

　　=0.000 000 000 000 000 007 952 163 344 493 980 7，

　　h(2)=h(15)=0.028 618 979 697 780 135，

　　h(3)=h(14)=0.024 250 698 402 580 449，

　　h(4)=h(13)=-0.033 323 873 349 896 04，

　　h(5)=h(12)= -0.075 849 033 020 568 446，

　　h(6)=h(11)

　　=0.000 000 000 000 000 014 598 689 803 221 391，

　　h(7)=h(10)=0.197 209 967 107 277 67，

　　h(8)=h(9)=0.373 454 809 721 535 27。

　　其量化結(jié)果分別為：-15，0，29，25，-34，-78，0，202，

　　382。十六進(jìn)制補(bǔ)碼分別為fff1，0000，001d，0019，ffde，ffb2，0000，00ca，017e。

　　3.3 線性相位FIR濾波器的FPGA實(shí)現(xiàn)

　　本文采用模塊化思想，由一個(gè)主時(shí)鐘控制各個(gè)子時(shí)鐘，全部模塊分別為并串轉(zhuǎn)換、延時(shí)與預(yù)求和、移位累加、查找表采用3個(gè)分割查表結(jié)構(gòu)和求部分和的模塊[6]。

　　為了驗(yàn)證電路能否連續(xù)正確運(yùn)行，本文連續(xù)隨機(jī)輸入序列0、127、100、57、26、5、20、26、79、8、12、49、35、102、99、125、63、82在Modelsim工具上進(jìn)行仿真，其結(jié)果如圖5所示。

　　仿真結(jié)果與MATLAB工具計(jì)算的理論值相比較，其Modelsim部分仿真結(jié)果如下：0、-2、-1、3、6、0、-11、-9、

　　19、19、66。MATLAB理論計(jì)算結(jié)果對(duì)應(yīng)為：0、-1.823 9、-1.436 2、2.816 0、5.568 3、-0.247 6、-11.1261、-9.084 2、

　　19.414 9、66.125 3。通過仿真與MATLAB計(jì)算理論結(jié)果進(jìn)行比較，理論值與仿真結(jié)果存在誤差但是誤差在允許的范圍內(nèi)，誤差主要是因?yàn)榱炕瘯r(shí)產(chǎn)生的。

4 結(jié)束語

　　本文提出的優(yōu)化DA算法本質(zhì)是提出對(duì)查找表的優(yōu)化，事實(shí)證明濾波器階數(shù)越高，此優(yōu)化算法的作用越明顯，而且可以節(jié)省內(nèi)部邏輯資源。最后通過硬件實(shí)現(xiàn)，結(jié)果與理論值相比較，設(shè)計(jì)符合預(yù)期。

參考文獻(xiàn)

　　[1] 程佩青.數(shù)字信號(hào)處理[M].北京：清華大學(xué)出版社，2001.

　　[2] Meyer-Baese U（美）.數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)[M].北京：清華大學(xué)出版社，2011.

　　[3] 杜勇.數(shù)字濾波器的MATLAB與FPGA實(shí)現(xiàn)[M].北京：電子工業(yè)出版社，2012.

　　[4] 高耀紅.基于FPGA的FIR低通濾波器[D].長沙：湖南大學(xué)，2012.

　　[5] 劉朋全.基于FPGA的FIR數(shù)字濾波器的設(shè)計(jì)和實(shí)現(xiàn)[D].西安：西北工業(yè)大學(xué)，2006.

　　[6] 夏宇聞.數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京：北京航空航天大學(xué)出版社，2008.