這里要談的時xilinx的spartan-3系列FPGA的配置電路。當然了，其它系列的FPGA配置電路都是大同小異的，讀者可以類推，重點參考官方提供的datasheet，畢竟那才是最權威的資料。這里特權同學只是結合自己的理解，用通俗的語言作一點描述。 所謂典型，這里要列出一個市面上最常見的spartan-3的xc3s400的配置電路。所有spartan-3的FPGA配置電路的鏈接方式都是一樣的。Xc3s400是40萬門FPGA，它的Configuration
Bitstream雖然只有1.699136Mbit，但是它還是需要2Mbit的配置芯片XCF02S，不能想當然的以為我的設計簡單，最多用到1Mbit，那么我選XCF01S（1Mbit）就可以了。事實并非如此，即使你只是用xc3s400做一個流水燈的設計，那么你下載到ROM（XCF02S）里的數據也是1.699136Mbit的，所以對于FPGA的配置ROM的選擇宜大不宜小。
配置電路無非有下面五種：主串，從串，主并，從并，JTAG。前四種是相對于下載到PROM而言的（串并是相對于不同配置芯片是串口和時并口協議和FPGA通訊區分的），只有JTAG是相對于調試是將配置下載到FPGA的RAM而言的（掉電后丟失）。FPGA和CPLD相比，CPLD是基于ROM型的，就是在數據下載到CPLD上，掉電后不丟失。而FPGA則是基于RAM的，如果沒有外部ROM存儲配置數據，那么掉電后就丟失數據。所以FPGA都需要外接有配置芯片（當然現在也有基于FLASH的FPGA出現）。那么我們就來看一下主串模式下FPGA的配置電路的連接。
官方的硬件連接如下：
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。