張麗紅

　　(冠捷顯示科技（廈門）有限公司，福建 廈門 361101)

      摘要：超高解析度圖像產生器用于檢測超高解析度液晶顯示器的性能和品質。為了實現其便攜性和通用性，提出了一種基于FPGA與SD卡的設計方案。在檢測顯示器的質量時需要切換各種圖像輸出，為了縮短圖像輸出的時間，采用FPGA實現了SD卡的SD模式。實際應用表明，新型圖像產生器使用方便、數據傳輸快速可靠。

　　關鍵詞：FPGA；SD卡；圖像產生器；SD模式；硬件描述語言

0引言

　　隨著超高解析度液晶顯示器的發展，測量顯示屏的質量和性能也得到了相應的重視和關注，因此有必要研究和設計超高解析度圖像產生器。

　　目前主流的超高解析度液晶顯示器的分辨率是4K2K，即3 840×2 160。為了測試和驗證此類顯示器的性能和品質，要求圖像產生器產生相應的4K2K測試圖像。此外，為了縮短多張圖像連續輸出的時間，就要求提高整個系統的帶寬，而系統的帶寬被限制在SD卡上，因此為了提高SD卡的數據傳輸帶寬，系統采用FPGA實現了SD卡的SD模式，從而使SD卡的數據傳輸帶寬達到25 MB/s。

　　所研制的圖像產生器不僅可以應用于電視機生產企業，還可以應用于電視設備的生產、電視維修業等領域，用于觀察和評價整個電視系統的質量情況。

1設計方案

　　圖像產生器提供Low Voltage Differential Signaling (LVDS)和VbyOne (VBO)輸出端口，可以產生多種不同分辨率的信號源，時序部分嚴格遵守CEA861標準［1］。圖像產生器的設計方案如圖1所示，其中SD卡作為存儲介質，Double Data Rate 3 (DDR3)作為SD卡與輸出模塊之間的緩存器，FPGA芯片［2］作為主控制器，采用硬件描述語言［3］實現了整個設計的功能。

　　其中主控制器采用ALTERA公司的Arria5系列FPGA芯片5AGXFB3H6F35C6來完成圖像信號的產生及SD卡和DDR3的控制。數據存儲采用SD卡，支持SDHC卡的High Speed模式。數據緩存則采用8塊Nanya公司的DDR3芯片，型號是NT5CB64M16FPDH，以解決低速SD卡數據讀取和高速圖像輸出之間的時序問題，最后通過LVDS或者VBO發送模塊將數據輸出到超高解析度液晶顯示器上顯示。

2硬件實現

　　圖像產生器的硬件實現如圖2所示，它包括與SD卡連接的4 bit SD模式控制器，與8塊DDR3連接的DDR3控制器，通過I2C接口或者按鍵板發送圖像產生器所需參數的參數選擇模塊，與顯示器LVDS或VBO接口相連的發送模塊，及內部相關邏輯控制單元。

　　2.1SD卡SD模式

　　FPGA通過發送、接收和監測SD卡總線上的信號實現對SD卡的控制。SD卡的接口支持兩種操作模式，分別是SD模式和SPI模式。由于SPI模式是單線雙向模式，而SD模式支持四線雙向模式的高速數據傳輸，所以系統設計采用了4 bit SD模式，使系統具有較高的速度性能。

　　圖5數據傳輸模式的仿真結果SD卡模塊的原理圖如圖3所示，SD卡控制器基于SD4.10技術規范［4］，用硬件語言進行描述。用FPGA實現SD模式的SD卡控制器［5］，首先由命令收發模塊、數據收發模塊及相應的校驗模塊和狀態控制模塊組成SD卡控制器；再使用這些模塊實現SD卡的卡識別模式和數據傳輸模式；最后用Modelsim工具對卡識別模式和數據傳輸模式進行仿真，仿真結果如圖4和圖5所示。仿真結果符合SD卡的SD模式技術規范。

　　2.2DDR3緩存器

　　在基于FPGA的圖像處理系統中，常常需要用到大容量、高速度的存儲器。在主流的各種隨機存儲器件中，DDR3具有速度快、容量大、帶寬高和功耗低的優點，而成為高速實時數據存儲系統設計中的首選方案。

　　為了縮短開發周期和簡化系統設計，本文采用FPGA內部自帶的DDR3硬核控制器［6］，如圖6所示，即ALTERA公司提供的基于Avalon總線［7］的DDR3 SDRAM控制器，其配置窗口如圖7所示。DDR3控制器的主要功能是完成對DDR3的初始化，將DDR3復雜的讀寫時序轉化成Avalon總線的讀寫時序，發送周期性的刷新命令來維持DDR3中的數據等。

　　2.3發送模塊

　　LVDS是一種低壓差分信號技術接口，系統所采用的FPGA芯片支持高速LVDS接口，LVDS的時鐘頻率一般為74.25 MHz。LVDS發送模塊的輸入信號包含RGB數據信號、時鐘信號和控制信號三大類，LVDS有4種數據格式，分別是10 bit VESA格式、10 bit JEIDA格式、8 bit VESA格式及8 bit JEIDA格式。LVDS發送模塊可以通過調用ALTERA提供的宏功能模塊ALTLVDS_TX和外部時鐘模塊Altera PLL實現,如圖8所示。

　　早期的液晶顯示器采用LVDS標準傳輸圖像信號，之后隨著超高解析度液晶顯示器的發展，需要傳輸的圖像信號越來越多，要求傳輸速度高速化，且要解決傳輸線之間信號的時滯問題，為此日本賽恩電子公司提出了一種新的數據傳輸方式即VbyOne HS (VBO)。

　　VBO是一種傳輸圖像的數字接口標準，采用一個或多個高速串行線路傳輸時鐘和數據，且時鐘是疊加在數據信號上，以共模方式傳輸，每路最高速度可達到3.75 Gb/s。系統所采用的FPGA芯片支持高速VBO接口，VBO發送模塊主要由打包器、擾碼器、編碼器、串行器及發送鏈路監測模塊組成，其中串行器可以通過調用ALTERA提供的宏功能模塊Arria V Transceiver Native PHY實現，其配置如圖9所示。

3驗證與測試

　　開發測試平臺使用的是ALTERA的Arria5系列FPGA板子。板子上有一個SD接口，用于外接SD卡。測試平臺的實物如圖10所示。板子通過16組VBO線與超高解析度液晶顯示器連接，利用顯示器對設計進行驗證，驗證結果如圖11所示，從圖中可以看出，該設計可以正確輸出顯示器所需規格的圖像，成功點亮屏幕。

　　在硬件調試過程中，采用SignalTap II嵌入式邏輯分析儀觀察內部信號的狀態，如在SD卡的卡識別模式過程中獲取16位relative card address (RCA)寄存器值，如圖12所示；又如查看DDR3初始化是否完成，如圖13所示。

4結束語

　　本文提出了一種基于FPGA與SD卡的圖像產生器的設計與實現方案。該設計能夠對SD卡命令進行自動解析和響應，在數據傳輸方式上采用了4 bit SD模式，有效地提高了SD卡的傳輸速率，從而提高了整個系統的傳輸帶寬。 由于設計采用了SD卡，因此圖像產生器尺寸小，方便攜帶。經實際驗證圖像產生器可以用于檢測各種液晶顯示器，尤其是超高解析度液晶顯示器。

　　參考文獻

　　［1］ CEA. A DTV profile for uncompressed high speed digital interfaces［EB/OL］. (20130625)［20141030］.http://www.ce.org/.

　　［2］ 吳繼華，王誠. ALTERA FPGA/CPLD設計（高級篇）［M］. 北京：人民郵電出版社，2010.

　　［3］ 夏宇聞. Verilog數字系統設計［M］. 北京：北京航空航天大學出版社，2003. 圖12獲取SD卡的16位RCA寄存器值

　　圖13獲取DDR3初始化完成的狀態信息

　　［4］ SD Association. Physical layer simplified specification［EB/OL］. （20130122）［20151030］.http://www.sdcard.org/.

　　［5］ 何丹，李樹國. SD存儲卡接口SD模式的FPGA實現［J］. 微電子學與計算機，2014（1）：103106.

　　［6］ ALTERA. External memory interface handbook［EB/OL］. (201206)［20151030］.http://www.altera.com.

　　［7］ ALTERA. Avalon bus specification reference Manual［EB/OL］. （200307）［20151030］.http://www.altera.com.