FPGA" alt="啊三分鐘搞懂FPGA基本結(jié)構(gòu)和原理.jpg"/>
補(bǔ)充
ICR的三種連接結(jié)構(gòu)
１．通用單/雙長(zhǎng)線連接
主要用于LAB之間的連接，任意兩點(diǎn)間的連接都要通過(guò)開(kāi)關(guān)矩陣。它提供了相鄰LAB之間的快速互連和復(fù)雜互連的靈活性，但傳輸信號(hào)每通過(guò)一個(gè)可編程開(kāi)關(guān)矩陣，就增加一次時(shí)延。因此，F(xiàn)PGA內(nèi)部時(shí)延與器件結(jié)構(gòu)和邏輯布線有關(guān)，它的信號(hào)傳輸時(shí)延不可確定。
2.長(zhǎng)線連接
在通用單/雙長(zhǎng)線的旁邊還有3條從陣列的一頭連到另一頭的線段，稱為水平長(zhǎng)線和垂直長(zhǎng)線。這些長(zhǎng)線不經(jīng)過(guò)可編程開(kāi)關(guān)矩陣，信號(hào)延時(shí)時(shí)間小，長(zhǎng)線主要用于長(zhǎng)距離或多分支信號(hào)的傳送。
3.全局連接
8條全局線貫穿FPGA器件，可達(dá)到每個(gè)LAB。全局連接主要用于傳送一些公共信號(hào)，如全局時(shí)鐘信號(hào)、公用控制信號(hào)。
LAB、IOB和ICR都由分布在芯片中的嵌入式陣列塊EAB控制，SRAM中的數(shù)據(jù)決定FPGA的功能，這些數(shù)據(jù)可以在系統(tǒng)加電時(shí)自動(dòng)或由命令控制從外部存儲(chǔ)器裝入。
本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題，請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們，以便迅速采取適當(dāng)措施，避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。