我在上篇短文“IC設計服務可以進入AI市場嗎？”樂觀地認為會有越來越多在AI領域的系統(tǒng)廠商為了客制化的功能以及性能/功耗的需求而開發(fā)ASIC芯片。除了少數(shù)傳統(tǒng)IDM ASIC廠商之外，專業(yè)做IC設計服務的領導廠商將會是很好的選擇伙伴。想必也有不少人會好奇，那IC設計服務公司可否利用AI的技術來幫客戶做設計呢？這是很有前瞻性的好問題，我也會樂觀地認為答案是肯定的。我們先來重點式地回顧一下IC設計技術30多年來的的演進。

80年代做過IC設計的老工程師應該還記得早期邏輯電路(schematic)及物理布局(layout)都是透過交互式的編輯軟件工具，在計算機屏幕上編輯(畫)出來的。由于自動化程度不高，也只能設計如電子表IC或電子計算機IC的簡單芯片。當時大多數(shù)的IDM內(nèi)部都有CAD團隊開發(fā)簡單的計算機輔助設計工具，如仿真(Simulation)、延遲計算器(Delay Calculator)、自動布局繞線(Auto Place and Route)工具等，提高IC設計自動化及生產(chǎn)力以善加利用因制程演進而倍增的晶體管或邏輯閘數(shù)量。

90年代起EDA產(chǎn)業(yè)蓬勃發(fā)展，自動化工具也有了突破性的創(chuàng)新。合成電路(Synthesis)技術取代了手畫電路，成為邏輯電路設計最核心的一環(huán)。靜態(tài)時序分析(Static Timing Analysis)用來檢查邏輯閘之間的時序正確性。形式驗證(Formal Verification)的技術可以確保合成后的電路和原先的設計功能一致。ATPG/DFT等技術提高了電路仿真的完整度及可測性，布局繞線(APR)算法也不斷改良，大幅縮小設計周期及芯片面積。另外還有其它工具各有其重要功能，目的都是希望確保芯片出廠之后所有功能特性都可符合原先的設計，并且能以高良率大量生產(chǎn)。

由于制程隨著摩爾定律(Moore’s Law)持續(xù)的演進，單位面積的晶體管數(shù)不斷的增加，IC的復雜度/集成度以及性能/功耗規(guī)格也跟著不斷提升，現(xiàn)有的IC設計技術及EDA工具似乎很難應付新一代的設計要求。比如說復雜度大于十億閘數(shù)、高速傳輸超過每秒100Gb、操作電壓接近或低于臨界(threshold)電壓的設計。

新的課題有待新的技術甚至全新的方法來解決。最近AI技術在其它領域頗多振奮人心的進展，有些EDA公司已投入資金與人力，研究如何利用AI技術開發(fā)出更具智能的設計工具。

IC設計服務公司雖仍需仰賴EDA伙伴的軟件工具，但有一個特別的優(yōu)勢，就是每天處理巨大的設計數(shù)據(jù)，可以根據(jù)不同IC的應用(domain)，經(jīng)由深度學習技巧分析歸納出一些聰明的設計流程(methodology)。比如說，根據(jù)應用的特性及架構，分析關鍵路徑時序(critical path timing)并自動設定或調(diào)整時序限制(timing constraint)，或預測布局繞線時可能出現(xiàn)的壅塞(congestion)而彈性預留足夠的空間；或透過預先嵌入的變異監(jiān)控管理(Variation Management)機制，做到芯片的自我評等(self-binning)及自我補償／校準(self-calibration)。最終將每次設計的經(jīng)驗數(shù)據(jù)再反饋回歷史資料庫，作為未來設計最佳「配方」的參考。

這樣一來，IC設計工程師的工作是否會被AI技術取代呢？從過去演進的過程觀察，自動化及智能化的提升似乎永遠趕不上芯片復雜度及規(guī)格要求的增加，IC設計產(chǎn)業(yè)永遠都需要更多具有更高階技能的工程師來完成下一代更復雜的芯片。