當(dāng)前，移動(dòng)互聯(lián)、萬物互聯(lián)、工業(yè)4.0、人工智能、自動(dòng)駕駛、5G網(wǎng)絡(luò)等一波又一波的革新應(yīng)用正在推動(dòng)整個(gè)軟硬件系統(tǒng)的巨大變革浪潮--從超大規(guī)模的數(shù)據(jù)中心到企業(yè)私有數(shù)據(jù)中心，再到各種領(lǐng)域的邊緣計(jì)算，對(duì)于這些新興系統(tǒng)中的各個(gè)部分，如計(jì)算、分析、網(wǎng)絡(luò)處理、存儲(chǔ)以及人工智能的機(jī)器學(xué)習(xí)等都帶來前所未有的挑戰(zhàn)。
如何有效支撐日新月異的新應(yīng)用，如何滿足各種應(yīng)用急速增長的處理性能需求，如何應(yīng)對(duì)在性能提升的同時(shí)帶來的能耗大幅增長，如何應(yīng)對(duì)新系統(tǒng)大量部署所帶來的成本壓力……對(duì)于這些層出不窮的挑戰(zhàn)，傳統(tǒng)的架構(gòu)已無法有效應(yīng)對(duì)。市場(chǎng)需要一系列全新的解決方案，以應(yīng)對(duì)高性能、靈活和上市時(shí)間等方面的不同需求。
高性能嵌入式FPGA半導(dǎo)體知識(shí)產(chǎn)權(quán)領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司，日前在北京舉行新產(chǎn)品發(fā)布會(huì)。Achronix公司董事長兼首席執(zhí)行官Robert Blake、亞太區(qū)總經(jīng)理羅煒亮出席會(huì)議并介紹了該公司革新的FPGA產(chǎn)品Speedster7t以及在中國市場(chǎng)的最新進(jìn)展和策略。
Achronix公司董事長兼首席執(zhí)行官Robert Blake
Speedster7t創(chuàng)造了一類全新的“FPGA+”技術(shù)
Speedster7t系列基于一種高度優(yōu)化的全新架構(gòu)，以其所具有的如同ASIC一樣的性能、可簡(jiǎn)化設(shè)計(jì)的FPGA靈活性和增強(qiáng)功能，從而遠(yuǎn)遠(yuǎn)超越傳統(tǒng)的FPGA解決方案，可有效解決高性能計(jì)算、網(wǎng)絡(luò)存儲(chǔ)加速、超高帶寬網(wǎng)絡(luò)處理、機(jī)器學(xué)習(xí)等應(yīng)用面臨的挑戰(zhàn)。
Speedster7t FPGA系列產(chǎn)品是專為高帶寬應(yīng)用進(jìn)行設(shè)計(jì)，具有一個(gè)革命性的全新二維片上網(wǎng)絡(luò)（2D NoC），以及一個(gè)高密度全新機(jī)器學(xué)習(xí)處理器模塊陣列。通過將FPGA的可編程性與ASIC的布線結(jié)構(gòu)和計(jì)算引擎完美地結(jié)合在一起，Speedster7t系列產(chǎn)品創(chuàng)造了一類全新的“FPGA +”技術(shù)。
Speedster7t系列產(chǎn)品創(chuàng)造了一類全新的“FPGA +”技術(shù)
“我們正處于智能化、自學(xué)習(xí)計(jì)算的高增長階段的早期，這種計(jì)算將廣泛影響我們?nèi)盏某Ｉ睢！盇chronix Semiconductor總裁兼首席執(zhí)行官Robert Blake表示：“Speedster7t是Achronix歷史上最令人激動(dòng)的發(fā)布，代表了建立在四個(gè)架構(gòu)代系的硬件和軟件開發(fā)基礎(chǔ)上的創(chuàng)新和積淀，以及與我們領(lǐng)先客戶之間的密切合作。Speedster7t是靈活的FPGA技術(shù)與ASIC核心效率的融合，從而提供了一個(gè)全新的‘FPGA+’芯片品類，它們可以將高性能技術(shù)的極限大大提升。”
Speedster7t的三大創(chuàng)新
據(jù)Robert介紹，Speedster7t FPGA系列產(chǎn)品基于臺(tái)積電（TSMC）的7nm FinFET工藝，具有革命性的新型二維片上網(wǎng)絡(luò)（2D NoC）和一系列針對(duì)高帶寬和人工智能/機(jī)器學(xué)習(xí)（AI / ML）應(yīng)用進(jìn)行了優(yōu)化的新型機(jī)器學(xué)習(xí)處理器（MLP）。Speedster7t器件還具有滿足未來AI/ML需求所需的超高帶寬接口，包括400G以太網(wǎng)端口、用于數(shù)據(jù)傳輸?shù)腜CI Express Gen5端口以及用于業(yè)界最靈活、低成本、高帶寬存儲(chǔ)的GDDR6控制器。
創(chuàng)新一：新型機(jī)器學(xué)習(xí)處理器（MLP） 為計(jì)算性能進(jìn)行了高度的優(yōu)化
Speedster7t FPGA的核心是其全新機(jī)器學(xué)習(xí)處理器（MLP）中大規(guī)模的可編程計(jì)算單元平行陣列，它們可提供業(yè)界最高的、基于FPGA的計(jì)算密度。MLP是高度可配置的、計(jì)算密集型的單元模塊，可支持4到24位的整點(diǎn)格式和高效的浮點(diǎn)模式，包括對(duì)TensorFlow的16位格式的支持，以及可使每個(gè)MLP的計(jì)算引擎加倍的增壓塊浮點(diǎn)格式的直接支持。
MLP與嵌入式存儲(chǔ)器模塊緊密相鄰，通過消除傳統(tǒng)設(shè)計(jì)中與FPGA布線相關(guān)的延遲，來確保以750 MHz的最高性能將數(shù)據(jù)傳送到MLP。這種高密度計(jì)算和高性能數(shù)據(jù)傳輸?shù)慕Y(jié)合使得處理器邏輯陣列能夠提供基于FPGA的最高可用計(jì)算能力以每秒萬億次運(yùn)算數(shù)量為單位（TOPS，Tera-Operations Per Second）。
創(chuàng)新二：世界級(jí)的帶寬 全球第一款直接加載了GDDR6的FPGA產(chǎn)品
高性能計(jì)算和機(jī)器學(xué)習(xí)系統(tǒng)的關(guān)鍵之處是高片外存儲(chǔ)器帶寬，從而為多個(gè)數(shù)據(jù)流提供存儲(chǔ)源和緩沖。 Speedster7t器件是唯一支持GDDR6存儲(chǔ)器的FPGA，該類存儲(chǔ)器是具有最高帶寬的外部存儲(chǔ)器件。每個(gè)GDDR6存儲(chǔ)控制器都能夠支持512 Gbps的帶寬，Speedster7t器件中有多達(dá)8個(gè)GDDR6控制器，可以支持4 Tbps的GDDR6累加帶寬，并且以很小的成本就可提供與基于HBM的FPGA等效存儲(chǔ)帶寬。
除了這種非凡的存儲(chǔ)帶寬，Speedster7t器件還包括業(yè)界最高性能的接口端口，以支持極高帶寬的數(shù)據(jù)流。Speedster7t器件擁有多達(dá)72個(gè)業(yè)界最高性能的SerDes，可以達(dá)到1到112 Gbps的速度。還有帶有前向糾錯(cuò)（FEC）的硬件400G以太網(wǎng)MAC，支持4x 100G和8x 50G的配置，以及每個(gè)控制器有8個(gè)或16個(gè)通道的硬件PCI Express Gen5控制器。
創(chuàng)新三：革命性的2D片上網(wǎng)絡(luò)（NOC） 實(shí)現(xiàn)超高效率的數(shù)據(jù)移動(dòng)
來自Speedster7t高速I / O和存儲(chǔ)器端口的數(shù)萬兆比特?cái)?shù)據(jù)很容易淹沒傳統(tǒng)FPGA面向比特位的可編程互連邏輯陣列的路由容量，而Speedster7t架構(gòu)包含一個(gè)可橫跨和垂直跨越FPGA邏輯陣列的創(chuàng)新性的、高帶寬的二維片上網(wǎng)絡(luò)（NOC），它們連接到所有FPGA的高速數(shù)據(jù)和存儲(chǔ)器接口。它們就像疊加在FPGA互連這個(gè)城市街道系統(tǒng)上的空中高速公路網(wǎng)絡(luò)一樣，Speedster7t的NoC支持片上處理引擎之間所需的高帶寬通信。NoC中的每一行或每一列都可作為兩個(gè)256位實(shí)現(xiàn)，單向的、行業(yè)標(biāo)準(zhǔn)的AXI通道，工作頻率為2Ghz，同時(shí)可為每個(gè)方向提供512 Gbps的數(shù)據(jù)流量。
通過在Speedster中實(shí)現(xiàn)專用二維 NoC，極大地簡(jiǎn)化了高速數(shù)據(jù)移動(dòng)，并確保數(shù)據(jù)流可以輕松地定向到整個(gè)FPGA結(jié)構(gòu)中的任何自定義處理引擎。最重要的是，NOC消除了傳統(tǒng)FPGA使用可編程路由和邏輯查找表資源在整個(gè)FPGA中移動(dòng)數(shù)據(jù)流中出現(xiàn)的擁塞和性能瓶頸。這種高性能網(wǎng)絡(luò)不僅可以提高Speedster7t FPGA的總帶寬容量，還可以在降低功耗的同時(shí)提高有效LUT容量。
Speedster7t FPGA可無縫切換到ASIC 用以滿足大批量需求
Achronix是唯一一家既提供獨(dú)立FPGA芯片又提供Speedcore嵌入式FPGA（eFPGA）半導(dǎo)體知識(shí)產(chǎn)權(quán)的公司。Achronix在Speedcore eFPGA IP中采用了與Speedster7t FPGA中使用的同一種技術(shù)，可支持從Speedster7t FPGA到ASIC的無縫轉(zhuǎn)換。FPGA應(yīng)用通常具有必須保持可編程性的功能，而其他固定功能則是專用于特定的系統(tǒng)應(yīng)用。對(duì)于ASIC的轉(zhuǎn)換而言，固定功能可以被固化進(jìn)ASIC結(jié)構(gòu)中，從而減小芯片面積、成本和功耗。當(dāng)使用Speedcore eFPGA IP將Speedster7t FPGA轉(zhuǎn)換為ASIC時(shí)，與一款獨(dú)立的FPGA芯片相比，客戶有望節(jié)省高達(dá)50％的功耗并降低90％的成本，同時(shí)在性能上可享受高出10倍的帶寬和低100倍的延遲。
將Speedcore技術(shù)嵌入到復(fù)雜的器件中，除了直接獲得物理上的各項(xiàng)優(yōu)勢(shì)，設(shè)計(jì)人員還可以為其SoC設(shè)計(jì)增加獨(dú)有的、長期的價(jià)值。Speedcore IP內(nèi)核將作為可重新配置的協(xié)處理器和硬件加速器來支持各種各樣的任務(wù)，其采用比特位導(dǎo)向（bit-oriented）的FPGA架構(gòu)，比字段導(dǎo)向（word-oriented）的CPU架構(gòu)顯著更為高效。當(dāng)集成在基于Arm的SoC中時(shí)，這一優(yōu)勢(shì)是顯而易見的，其中Speedcore eFPGA是一個(gè)靈活的、可重構(gòu)的、用于特定工作負(fù)載的硬件加速器，適用于諸如SQL卸載、在線I/O處理、加密、搜索引擎算法性加速和增強(qiáng)多媒體處理等功能。