前言：

目前來看，Bizen可能會打開老式晶圓廠的邏輯生產之門。如果它能被業(yè)界采用，鑒于將給定技術節(jié)點上的Bizen裸片面積比CMOS邏輯實現的面積要小這一優(yōu)勢，或許能夠將摩爾定律時鐘倒退10年或更長時間。

傳統(tǒng)晶體管面臨重重壓力

數十年來，芯片上的晶體管變得越來越小，越來越快，越來越便宜，可是近年來，摩爾定律正在面臨失效。

更小、更快的新型晶體管將使得計算機工業(yè)再次取得巨大進步。通過這種方式，摩爾定律可能很快重新煥發(fā)生機，計算機性能有望迅猛增長。

晶體管日益發(fā)展，要突破物理極限，傳統(tǒng)方法已經不適用，如今必須采用創(chuàng)新方法制造晶體管。

制程升級所面臨現實難題

在過去，半導體市場的重點一直圍繞著傳統(tǒng)的芯片微縮，在器件中加入更多功能，然后在每個工藝節(jié)點上縮小器件。

然而到了最近幾年，芯片在每個節(jié)點處的微縮都變得更加昂貴和復雜，如今只有少數人能夠負擔得起在先進節(jié)點上設計芯片的費用。

芯片行業(yè)對于數字的高度敏感，越來越成為晶圓代工廠商以及芯片廠商的緊箍咒。對于處于金字塔尖的巨頭們來說，不無例外。

制程越先進，面積越小，性能提升的同時功耗也會降低，一般來說，10nm對16nm，功耗大約會下降20％到30％。數字越小則代表了越先進的技術水準。

但無論是芯片廠商還是晶圓代工廠商，越往升級道路走，承擔的壓力就越大。去年全球四大純晶圓代工廠中，除了臺積電，GlobalFoundries、聯華電子和中芯國際每晶圓平均收入都在下降。

未來5年能有能力投入先進制程的晶圓代工廠，只有臺積電、三星以及英特爾，激烈競爭之下，一定會讓定價壓力一路延燒到2022年為止。

傳統(tǒng)結構的多元消耗

在多晶硅和柵極氧化物的界面處形成耗盡區(qū)，隨著器件繼續(xù)縮小，多晶硅耗盡變大，并且相當于氧化物厚度的較大部分將限制柵極氧化物電容。多元消耗的負面影響是由于反型層電荷密度的降低和器件性能的降低。

對于傳統(tǒng)結構，隨著溝道長度的縮小，柵極不能完全控制通道，這是不希望看到的。其影響之一是從漏極到源極引起更多的亞閾值泄漏，這從功耗角度來看不是很好，柵極不能控制遠離其的泄漏路徑，摻雜被插入通道中減少各種SCE。

新型量子遂穿晶體管誕生

英國晶圓代工廠Semefab生產了一種名為Bizen的新型量子隧穿晶體管和晶圓工藝樣品，可以大大縮短交貨時間、晶圓面積和工藝層，同時提高速度，降低功耗并提高CMOS的柵極密度。

Bizen是由位于英國諾丁漢的初創(chuàng)公司Search For The Next（SFN）開發(fā)的新型晶體管體系結構，其使用了量子隧穿而不是絕緣柵。這種結構由雙極和齊納二極管組合而成，它允許在標準CMOS工藝中僅在8層中產生邏輯，而對于傳統(tǒng)CMOS晶體管設計，則需要20到30層。

Semefab在蘇格蘭Glenrothes生產的1μm制程工藝的Bizen測試芯片將傳統(tǒng)CMOS晶體管設計的交貨時間從15周縮短到了3周，并且芯片面積是同一工藝下同類CMOS器件的三分之一。

Bizen結構的本質和應用

Bizen是一種新穎的晶體管結構，本質上是一種PNP器件，其基極通過量子隧道結驅動，并且包括第二個隧道結內部的自偏置晶體管。目前，這種結構是基于硅的，但是能夠遷移到GaN和其他化合物半導體。

量子隧穿技術并不是什么新鮮事物，它已被廣泛應用于NOR閃存芯片中。但是，在過去的兩年中，借助Bizen該技術已應用于邏輯器件，并已由Semefab進行生產、驗證。

通過仔細建模，可以將傳統(tǒng)的橫向和縱向雙極結構集成在一起，以整合成Bizen，而不會造成額外的工藝復雜性，可見它的確具有顛覆該行業(yè)的潛質。

盡管CMOS容易發(fā)生閂鎖和ESD，但是否有缺陷對CMOS來說并不是什么大問題，而且CMOS的低功耗特性，已經通過了時間的考驗，并且普遍可靠。

但是CMOS比較復雜，并且與功率集成時更是如此，復雜性意味著更長的交貨時間和更高的成本，而Bizen恰好能夠解決這些問題。

Bizen晶體管結構優(yōu)勢突出

Bizen的晶體管具有類似PNP的結構，但基極有所不同。這是一種雙極機制，而不是像MOSFET那樣的單極機制。它不會像BJT那樣直接與基極接觸，且不會像MOSFET那樣被氧化物隔離。

取而代之的是到基極的隧道結，其中的摻雜很重，使得Bizen——雙極穩(wěn)壓管——保留了傳統(tǒng)雙極處理的優(yōu)點，但通過使用齊納量子隧道機制消除了缺點。

雖然也將Bizen的兩個電極稱為“集電極”和“發(fā)射極”，但其實該結構是對稱的，可以在不更改功能的情況下交換這兩個端子。

第二個隧道結使Bizen偏置，以便在隧道端子開路時“接通”但不飽和。雖然這表示在操作過程中有連續(xù)的電流流到地面，但隧道電流通常僅為2nA —5nA，可以通過包括一個可斷開偏置隧道連接的單一結構來引入低功耗“睡眠”模式。

使用Bizen晶體管構建的任何邏輯都是基于電流的邏輯，而不是基于電壓的邏輯，并且，除了電阻器或偏置隧道結以外，不需要額外占用空間的的電流吸收器。

可以使用Bizen晶體管實現任意邏輯功能，并且只需4個工藝光刻掩模，而不是整個工藝的8個掩模即可實現邏輯芯片，這是因為可以在晶體管內部建立晶體管到晶體管的連接。

Bizen的動態(tài)功率要低得多，因為它沒有與CMOS相關的所有浪費功率的MOSFET柵極電容。當前的方法允許進行模擬計算，其中電流可以合并，并隨著時間的流逝而增長。在不使用SOI襯底的情況下，芯片可以分為8層。

隧穿晶體管的優(yōu)勢愈發(fā)明顯

晶體管是電子設備的基本組成元件，在過去40年間，科學家們主要通過將更多晶體管集成到一塊芯片上來提高電子設備的計算能力，但目前這條道路似乎已快走到盡頭。

業(yè)界認為，半導體工業(yè)正在快速接近晶體管小型化的物理極限，現代晶體管的主要問題是產生過多的熱量。

電子隧穿設備商業(yè)化的歷史很長，量子力學隧穿的原理也已被用于數據存儲設備中，借用最新技術，未來，一個USB閃存設備或許能擁有數十億個TFET設備。

使用隧穿晶體管取代目前的晶體管技術并不需要對半導體工業(yè)進行很大的變革，現有的很多電路設計和電路制造基礎設施都可以繼續(xù)使用。

CMOS制程仍是短期推進微縮最佳途徑

要維持摩爾定律存續(xù)，唯一的重點在不斷提升晶體管密度，進而可持續(xù)提供更佳的效能以及能源效率表現。

只要業(yè)者能夠持續(xù)在更小芯片空間內放入更多具更佳能源效率的晶體管，就能持續(xù)讓摩爾定律存續(xù)，不論所采用實現這個晶體管密度持續(xù)提高的方式為何。

在此情況下，短期內要能持續(xù)推動摩爾定律前進，仍必須仰賴既有持續(xù)推出更先進CMOS制程的技術，讓晶圓制造端能夠量產閘極長度更小的晶體管。以臺積電為例，目前的進展是在蝕刻7納米晶體管，并朝5納米制程推進。

結尾：

每一代都有賴全球半導體制程的不斷微縮演進，帶動晶體管密度不斷微縮，以能推出效能及功耗更佳、符合新科技浪潮的更高運算需求，進而形成當前全球科技產業(yè)供應鏈現況，并創(chuàng)造一個愈來愈科技滲透的社會環(huán)境。

隨著行動時代發(fā)展至今逐漸趨于成熟、成長性逐漸趨緩，人工智能＋5G將會是下一階段推動半導體制程微縮前進的主要推動力。