在今年的Hot Chips國際大會上，AMD談到了其現有的小芯片（Chiplet）設計以及多層芯片的未來發展方向，并表示AMD有14種用于Chiplet的封裝架構正在研發中。可見，AMD已經全面進入3D Chiplet時代。在先前的英特爾架構日中，英特爾發布下一代至強可擴展處理器（代號為“SapphireRapids”），即采用2.5D的嵌入式橋接解決方案，在Chiplet領域又邁出了關鍵一步。此外，臺積電、AMD、賽靈思等芯片巨頭廠商也開始紛紛入局Chiplet，形成了百家爭鳴的場面。而事實上Chiplet早在10年前就已出現，為何在近兩年卻成為了巨頭們競逐的焦點？隨著后摩爾時代的來臨，對于先進封裝的研發是否將替代先進工藝制造的研發？
巨頭紛紛發布前沿封裝技術
近年來，AMD、英特爾、臺積電、英偉達等國際芯片巨頭均開始紛紛入局Chiplet。同時，隨著入局的企業越來越多，設計樣本也越來越多，開發成本也開始下降，大大加速了Chiplet生態發展。據Omdia報告，到2024年，Chiplet的市場規模將達到58億美元，2035年則超過570億美元，Chiplet的全球市場規模將迎來快速增長。
作為代工界巨頭的臺積電，自然也在重兵押注，比三星、英特爾更早地采用了Chiplet的封裝方式。臺積電負責人向《中國電子報》記者介紹，臺積電推出了3DFabric，搭載了完備的3D硅堆棧（3D Silicon Stacking）和先進封裝技術。3DFabric 是由臺積電前端3D硅堆棧技術TSMC SoIC系統整合的芯片，是由基板晶圓上封裝（Chip on Wafer on Substrate, CoWoS）與整合型扇出（Integrated Fan-Out, InFO）的后端3D導線連接技術所組成，從而能夠為客戶提供整合異質小芯片（Chiplet）的彈性解決方案。據了解，該項技術先后被用于賽靈思的FPGA、英偉達的GPU以及AMD的CPU。
在臺積電諸多Chiplet的客戶中，AMD無疑是這波Chiplet風潮的引領者。AMD高級副總裁、大中華區總裁潘曉明同《中國電子報》記者介紹，早在2017年，AMD在推出的處理器上便采用了Chiplet技術，將4個SoC相互連接。在下一代產品中又通過Infinity技術將8個7nm Chiplet 小芯片和1個12nm Chiplet I/O相互連接。近期，AMD也發布了其實驗性的產品，即基于3D Chiplet技術的3D V-Cache。該技術使用臺積電的3D Fabric先進封裝技術，成功地將含有64MB L3 Cache的Chiplet以3D堆疊的形式與處理器封裝在了一起，且已經有14種用于Chiplet的封裝架構正在研發中。
作為全球排名第一的EDA解決方案供應商，新思科技也在致力于Chiplet解決方案的研發。新思科技向《中國電子報》記者表示，現有的各種單點工具只能解決3D IC設計中細枝末節的難題，為此新思科技推出了3D IC Compiler，為Chiplet的集成提供了統一的平臺，為3D可視化、路徑、探索、設計、實現、驗證及簽核提供了一體化的超高收斂性環境，能夠將系統級信號、功耗和散熱分析集成到同一套緊密結合的解決方案中。
對于中國半導體而言，Chiplet被視為中國與國外差距相對較小的先進封裝技術，有望帶領中國半導體產業在后摩爾時代實現質的突破，因此，Chiplet技術也成為了中國半導體企業的“寵兒”，紛紛走向Chiplet研發的道路。作為中國三大封測企業之一的長電科技，如今也在積極布局Chiplet技術。
長電科技首席技術長李春興同《中國電子報》記者介紹，長電科技正在布局多維扇出集成技術XDFOITM（X-Dimensional Fan-out Integration, XDFOITM）。XDFOITM是一種以2.5D TSV-less為基本技術平臺的封裝技術，在線寬/線距可達到2μm/2μm 的同時，還可以實現多層布線層，以及2D/2.5D和3D多種異構封裝，能夠提供小芯片（Chiplet）及異構封裝的系統封裝解決方案。
競逐Chiplet訴求各不相同
事實上，Chiplet并非是一個新的概念，早在十年前就已提出，為何如今成為芯片巨頭們爭相競技的焦點？
據了解，在以往，設計一個系統級芯片的方法是從不同的IP供應商購買一些軟核（代碼）或硬核（版圖）的IP，并結合自研的模塊，集成為一個SoC，然后在某個芯片工藝節點上完成芯片設計和生產的完整流程。而Chiplet的出現，對于某些IP而言，不需要自己做設計和生產，只需要購買IP，然后在一個封裝里集成起來，形成一個SiP（System in Package）。可見Chiplet也是IP的一種，但它是以硅片的形式提供的。
“Chiplet是通過系統級封裝，使得更多的功能能夠集成在一個系統中，從而實現更低的功耗。但是芯片巨頭們入局Chiplet，實際上是有各自不同的訴求的。” 中科院微電子所副所長曹立強向《中國電子報》記者表示。
其一，隨著摩爾定律的不斷延伸，芯片也在不斷向先進制程發展，流片費用變得越來越高昂，流片成功率也變得越來越低，因而芯片成本也在不斷提升。但是，通過將大芯片拆成小芯粒，再通過SiP的手段將其合成一個再造芯片的方式，可以大大減少成本，還可以達到先進制程的功能。例如，Marvell 提出的Mochi 概念，便是采用Chiplet技術，可以最大程度降低成本，還能對芯片進行模塊化設計，各個模塊還可以重復利用。
其二，對于資本力量比較雄厚的芯片巨頭而言，技術瓶頸往往是阻礙其發展的最大困境。隨著芯片制程不斷縮小，技術瓶頸也使得越來越多的芯片廠商選擇推出先進制程進行競爭。許多廠商開始利用Chiplet的方式，把大芯片拆分，從而達到與先進制程相似的功能。例如，賽靈思3D IC 使用堆疊硅片互聯 （SSI） 技術打破了摩爾定律的限制，且能夠提供行業最高邏輯密度、帶寬和片上資源及突破性的系統集成。
其三，對于資本力量雄厚，且技術能力過關的半導體企業，芯片良品率往往是制約其產品落地的關鍵因素。例如，AMD先前與臺積電聯合開發的5nm芯片，良率跌破50%，因此AMD選擇采用Chiplet的方式大大提升了芯片良率。
其四，隨著人工智能、大數據、云計算等新興行業的興起，存算一體的融合架構模式也成為了如今的市場所需，而這也是英特爾入局Chiplet的關鍵因素所在，利用Chiplet將不同的功能切開，再進行組合搭配，使得CPU能夠在不同的情況下實現快速轉換，從而正常運行。
“雖然巨頭們使用Chiplet技術的理由各不相同，但是從側面也反映出如今Chiplet技術得到了行業內的認可和重視。”曹立強說。
先進封裝VS先進工藝制造
此前，封裝技術往往被視為半導體產業鏈中技術含量最低的一道工序，而角逐的“主戰場”往往是在芯片設計以及芯片制造的環節。然而，在即將到來的后摩爾時代，芯片先進制程逐漸突破物理極限，人們開始由先前的“如何把芯片變得更小”轉變為“如何把芯片封得更小”，以Chiplet為首的先進封裝技術隨之浮出水面。
根據Yole預測，先進封裝市場將在2022年時年營收大約可達329億美元，屆時市場規模將超過傳統封裝規模。先進封裝市場的營收將以6.6%的年復合增長率成長，而傳統封裝市場年復合增長率僅為1.1%。可見，后摩爾時代讓封裝技術搖身一變成為占領芯片技術高地的關鍵一環。
然而，這是否意味著先進封裝將超越先進工藝技術的發展？
雖然相比較于芯片設計以及芯片制造而言，芯片封裝技術門檻較低，但這并不意味著先進封裝技術更容易實現。“集成電路作為高技術型產業，任何一項新技術的出現都需要很長的時間來進行摸索。目前Chiplet還是一個比較新的技術，許多芯片玩家‘嗅’到了這個領域的市場機遇便開始紛紛入局，芯片設計企業、系統架構企業等紛紛開始做Chiplet，形成了新的生態環境，但如今這個生態環境還沒有一個很好的領軍企業來牽頭，也使得如今Chiplet的生態環境還比較混亂，并不穩定。”曹立強說。
與此同時，曹立強認為，在集成電路領域中，沒有先進和落后的技術，只有成熟工藝和先進工藝的區分，先進封裝技術并不會取代先進工藝技術的發展，而是二者共同發展。
“任何技術的出現，都是有它的價值和意義的，只有最合適的技術，沒有最好的技術。制造和封裝二者之間并不是替代的關系，而是并存的關系，只是應用的領域不一樣。對于Chiplet等先進封裝技術而言，是對先進制造環節的一個必要補充手段，但是若沒有先進制造作為前提條件，先進封裝技術也僅僅是空中樓閣。” 曹立強說。
因此，對于中國半導體而言，盡管以Chiplet為首的封裝技術，是如今中國半導體產業實現質的發展的關鍵，但是曹立強認為，僅僅通過先進封裝技術，來彌補前道工序的不足，是遠遠不夠的，因此，中國半導體在大力拓展先進封裝技術的同時，也需要在先進制造方面努力發展，從而才能真正實現大的跨越。
作者丨沈叢
編輯丨連曉東
美編丨馬利亞
