在今年的Hot Chips國際大會上，AMD談到了其現(xiàn)有的小芯片（Chiplet）設(shè)計(jì)以及多層芯片的未來發(fā)展方向，并表示AMD有14種用于Chiplet的封裝架構(gòu)正在研發(fā)中。可見，AMD已經(jīng)全面進(jìn)入3D Chiplet時(shí)代。在先前的英特爾架構(gòu)日中，英特爾發(fā)布下一代至強(qiáng)可擴(kuò)展處理器（代號為“SapphireRapids”），即采用2.5D的嵌入式橋接解決方案，在Chiplet領(lǐng)域又邁出了關(guān)鍵一步。此外，臺積電、AMD、賽靈思等芯片巨頭廠商也開始紛紛入局Chiplet，形成了百家爭鳴的場面。而事實(shí)上Chiplet早在10年前就已出現(xiàn)，為何在近兩年卻成為了巨頭們競逐的焦點(diǎn)？隨著后摩爾時(shí)代的來臨，對于先進(jìn)封裝的研發(fā)是否將替代先進(jìn)工藝制造的研發(fā)？
巨頭紛紛發(fā)布前沿封裝技術(shù)
近年來，AMD、英特爾、臺積電、英偉達(dá)等國際芯片巨頭均開始紛紛入局Chiplet。同時(shí)，隨著入局的企業(yè)越來越多，設(shè)計(jì)樣本也越來越多，開發(fā)成本也開始下降，大大加速了Chiplet生態(tài)發(fā)展。據(jù)Omdia報(bào)告，到2024年，Chiplet的市場規(guī)模將達(dá)到58億美元，2035年則超過570億美元，Chiplet的全球市場規(guī)模將迎來快速增長。
作為代工界巨頭的臺積電，自然也在重兵押注，比三星、英特爾更早地采用了Chiplet的封裝方式。臺積電負(fù)責(zé)人向《中國電子報(bào)》記者介紹，臺積電推出了3DFabric，搭載了完備的3D硅堆棧（3D Silicon Stacking）和先進(jìn)封裝技術(shù)。3DFabric 是由臺積電前端3D硅堆棧技術(shù)TSMC SoIC系統(tǒng)整合的芯片，是由基板晶圓上封裝（Chip on Wafer on Substrate, CoWoS）與整合型扇出（Integrated Fan-Out, InFO）的后端3D導(dǎo)線連接技術(shù)所組成，從而能夠?yàn)榭蛻籼峁┱袭愘|(zhì)小芯片（Chiplet）的彈性解決方案。據(jù)了解，該項(xiàng)技術(shù)先后被用于賽靈思的FPGA、英偉達(dá)的GPU以及AMD的CPU。
在臺積電諸多Chiplet的客戶中，AMD無疑是這波Chiplet風(fēng)潮的引領(lǐng)者。AMD高級副總裁、大中華區(qū)總裁潘曉明同《中國電子報(bào)》記者介紹，早在2017年，AMD在推出的處理器上便采用了Chiplet技術(shù)，將4個SoC相互連接。在下一代產(chǎn)品中又通過Infinity技術(shù)將8個7nm Chiplet 小芯片和1個12nm Chiplet I/O相互連接。近期，AMD也發(fā)布了其實(shí)驗(yàn)性的產(chǎn)品，即基于3D Chiplet技術(shù)的3D V-Cache。該技術(shù)使用臺積電的3D Fabric先進(jìn)封裝技術(shù)，成功地將含有64MB L3 Cache的Chiplet以3D堆疊的形式與處理器封裝在了一起，且已經(jīng)有14種用于Chiplet的封裝架構(gòu)正在研發(fā)中。
作為全球排名第一的EDA解決方案供應(yīng)商，新思科技也在致力于Chiplet解決方案的研發(fā)。新思科技向《中國電子報(bào)》記者表示，現(xiàn)有的各種單點(diǎn)工具只能解決3D IC設(shè)計(jì)中細(xì)枝末節(jié)的難題，為此新思科技推出了3D IC Compiler，為Chiplet的集成提供了統(tǒng)一的平臺，為3D可視化、路徑、探索、設(shè)計(jì)、實(shí)現(xiàn)、驗(yàn)證及簽核提供了一體化的超高收斂性環(huán)境，能夠?qū)⑾到y(tǒng)級信號、功耗和散熱分析集成到同一套緊密結(jié)合的解決方案中。
對于中國半導(dǎo)體而言，Chiplet被視為中國與國外差距相對較小的先進(jìn)封裝技術(shù)，有望帶領(lǐng)中國半導(dǎo)體產(chǎn)業(yè)在后摩爾時(shí)代實(shí)現(xiàn)質(zhì)的突破，因此，Chiplet技術(shù)也成為了中國半導(dǎo)體企業(yè)的“寵兒”，紛紛走向Chiplet研發(fā)的道路。作為中國三大封測企業(yè)之一的長電科技，如今也在積極布局Chiplet技術(shù)。
長電科技首席技術(shù)長李春興同《中國電子報(bào)》記者介紹，長電科技正在布局多維扇出集成技術(shù)XDFOITM（X-Dimensional Fan-out Integration, XDFOITM）。XDFOITM是一種以2.5D TSV-less為基本技術(shù)平臺的封裝技術(shù)，在線寬/線距可達(dá)到2μm/2μm 的同時(shí)，還可以實(shí)現(xiàn)多層布線層，以及2D/2.5D和3D多種異構(gòu)封裝，能夠提供小芯片（Chiplet）及異構(gòu)封裝的系統(tǒng)封裝解決方案。
競逐Chiplet訴求各不相同
事實(shí)上，Chiplet并非是一個新的概念，早在十年前就已提出，為何如今成為芯片巨頭們爭相競技的焦點(diǎn)？
據(jù)了解，在以往，設(shè)計(jì)一個系統(tǒng)級芯片的方法是從不同的IP供應(yīng)商購買一些軟核（代碼）或硬核（版圖）的IP，并結(jié)合自研的模塊，集成為一個SoC，然后在某個芯片工藝節(jié)點(diǎn)上完成芯片設(shè)計(jì)和生產(chǎn)的完整流程。而Chiplet的出現(xiàn)，對于某些IP而言，不需要自己做設(shè)計(jì)和生產(chǎn)，只需要購買IP，然后在一個封裝里集成起來，形成一個SiP（System in Package）。可見Chiplet也是IP的一種，但它是以硅片的形式提供的。
“Chiplet是通過系統(tǒng)級封裝，使得更多的功能能夠集成在一個系統(tǒng)中，從而實(shí)現(xiàn)更低的功耗。但是芯片巨頭們?nèi)刖諧hiplet，實(shí)際上是有各自不同的訴求的。” 中科院微電子所副所長曹立強(qiáng)向《中國電子報(bào)》記者表示。
其一，隨著摩爾定律的不斷延伸，芯片也在不斷向先進(jìn)制程發(fā)展，流片費(fèi)用變得越來越高昂，流片成功率也變得越來越低，因而芯片成本也在不斷提升。但是，通過將大芯片拆成小芯粒，再通過SiP的手段將其合成一個再造芯片的方式，可以大大減少成本，還可以達(dá)到先進(jìn)制程的功能。例如，Marvell 提出的Mochi 概念，便是采用Chiplet技術(shù)，可以最大程度降低成本，還能對芯片進(jìn)行模塊化設(shè)計(jì)，各個模塊還可以重復(fù)利用。
其二，對于資本力量比較雄厚的芯片巨頭而言，技術(shù)瓶頸往往是阻礙其發(fā)展的最大困境。隨著芯片制程不斷縮小，技術(shù)瓶頸也使得越來越多的芯片廠商選擇推出先進(jìn)制程進(jìn)行競爭。許多廠商開始利用Chiplet的方式，把大芯片拆分，從而達(dá)到與先進(jìn)制程相似的功能。例如，賽靈思3D IC 使用堆疊硅片互聯(lián) （SSI） 技術(shù)打破了摩爾定律的限制，且能夠提供行業(yè)最高邏輯密度、帶寬和片上資源及突破性的系統(tǒng)集成。
其三，對于資本力量雄厚，且技術(shù)能力過關(guān)的半導(dǎo)體企業(yè)，芯片良品率往往是制約其產(chǎn)品落地的關(guān)鍵因素。例如，AMD先前與臺積電聯(lián)合開發(fā)的5nm芯片，良率跌破50%，因此AMD選擇采用Chiplet的方式大大提升了芯片良率。
其四，隨著人工智能、大數(shù)據(jù)、云計(jì)算等新興行業(yè)的興起，存算一體的融合架構(gòu)模式也成為了如今的市場所需，而這也是英特爾入局Chiplet的關(guān)鍵因素所在，利用Chiplet將不同的功能切開，再進(jìn)行組合搭配，使得CPU能夠在不同的情況下實(shí)現(xiàn)快速轉(zhuǎn)換，從而正常運(yùn)行。
“雖然巨頭們使用Chiplet技術(shù)的理由各不相同，但是從側(cè)面也反映出如今Chiplet技術(shù)得到了行業(yè)內(nèi)的認(rèn)可和重視。”曹立強(qiáng)說。
先進(jìn)封裝VS先進(jìn)工藝制造
此前，封裝技術(shù)往往被視為半導(dǎo)體產(chǎn)業(yè)鏈中技術(shù)含量最低的一道工序，而角逐的“主戰(zhàn)場”往往是在芯片設(shè)計(jì)以及芯片制造的環(huán)節(jié)。然而，在即將到來的后摩爾時(shí)代，芯片先進(jìn)制程逐漸突破物理極限，人們開始由先前的“如何把芯片變得更小”轉(zhuǎn)變?yōu)椤叭绾伟研酒獾酶 保訡hiplet為首的先進(jìn)封裝技術(shù)隨之浮出水面。
根據(jù)Yole預(yù)測，先進(jìn)封裝市場將在2022年時(shí)年?duì)I收大約可達(dá)329億美元，屆時(shí)市場規(guī)模將超過傳統(tǒng)封裝規(guī)模。先進(jìn)封裝市場的營收將以6.6%的年復(fù)合增長率成長，而傳統(tǒng)封裝市場年復(fù)合增長率僅為1.1%。可見，后摩爾時(shí)代讓封裝技術(shù)搖身一變成為占領(lǐng)芯片技術(shù)高地的關(guān)鍵一環(huán)。
然而，這是否意味著先進(jìn)封裝將超越先進(jìn)工藝技術(shù)的發(fā)展？
雖然相比較于芯片設(shè)計(jì)以及芯片制造而言，芯片封裝技術(shù)門檻較低，但這并不意味著先進(jìn)封裝技術(shù)更容易實(shí)現(xiàn)。“集成電路作為高技術(shù)型產(chǎn)業(yè)，任何一項(xiàng)新技術(shù)的出現(xiàn)都需要很長的時(shí)間來進(jìn)行摸索。目前Chiplet還是一個比較新的技術(shù)，許多芯片玩家‘嗅’到了這個領(lǐng)域的市場機(jī)遇便開始紛紛入局，芯片設(shè)計(jì)企業(yè)、系統(tǒng)架構(gòu)企業(yè)等紛紛開始做Chiplet，形成了新的生態(tài)環(huán)境，但如今這個生態(tài)環(huán)境還沒有一個很好的領(lǐng)軍企業(yè)來牽頭，也使得如今Chiplet的生態(tài)環(huán)境還比較混亂，并不穩(wěn)定。”曹立強(qiáng)說。
與此同時(shí)，曹立強(qiáng)認(rèn)為，在集成電路領(lǐng)域中，沒有先進(jìn)和落后的技術(shù)，只有成熟工藝和先進(jìn)工藝的區(qū)分，先進(jìn)封裝技術(shù)并不會取代先進(jìn)工藝技術(shù)的發(fā)展，而是二者共同發(fā)展。
“任何技術(shù)的出現(xiàn)，都是有它的價(jià)值和意義的，只有最合適的技術(shù)，沒有最好的技術(shù)。制造和封裝二者之間并不是替代的關(guān)系，而是并存的關(guān)系，只是應(yīng)用的領(lǐng)域不一樣。對于Chiplet等先進(jìn)封裝技術(shù)而言，是對先進(jìn)制造環(huán)節(jié)的一個必要補(bǔ)充手段，但是若沒有先進(jìn)制造作為前提條件，先進(jìn)封裝技術(shù)也僅僅是空中樓閣。” 曹立強(qiáng)說。
因此，對于中國半導(dǎo)體而言，盡管以Chiplet為首的封裝技術(shù)，是如今中國半導(dǎo)體產(chǎn)業(yè)實(shí)現(xiàn)質(zhì)的發(fā)展的關(guān)鍵，但是曹立強(qiáng)認(rèn)為，僅僅通過先進(jìn)封裝技術(shù)，來彌補(bǔ)前道工序的不足，是遠(yuǎn)遠(yuǎn)不夠的，因此，中國半導(dǎo)體在大力拓展先進(jìn)封裝技術(shù)的同時(shí)，也需要在先進(jìn)制造方面努力發(fā)展，從而才能真正實(shí)現(xiàn)大的跨越。
作者丨沈叢
編輯丨連曉東
美編丨馬利亞
