基于RISC-V的AES密碼加速引擎設計與驗證
2023年電子技術應用第2期
張曉磊，戴紫彬，郭朋飛，李楊
信息工程大學，河南 鄭州 450001
摘要： 隨著物聯網技術的快速發展和物聯網設備的廣泛部署，信息安全問題日益凸顯。密碼是保障信息安全的關鍵核心技術，但傳統的密碼算法適配方案存在性能和靈活性難以兼顧的問題，提出了一種密碼指令擴展方案在兩者之間取得了很好的平衡。首先分析了AES算法的運算環節，結合蜂鳥E203處理器架構，提出了密碼指令擴展和加速引擎設計方案；接著進行了軟硬件實現，構建了RTL級仿真環境和FPGA板級驗證環境；最后進行了實驗驗證和對比分析。實驗結果表明，提出的方案在只增加接近2%的硬件資源的情況下可以取得約700%的加速比，具有較高的能效，可適用于在物聯網等資源受限的場合。
中圖分類號：TN47
文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.223046
中文引用格式： 張曉磊，戴紫彬，郭朋飛，等. 基于RISC-V的AES密碼加速引擎設計與驗證[J]. 電子技術應用，2023，49(2)：39-44.
英文引用格式： Zhang Xiaolei，Dai Zibin，Guo Pengfei，et al. Design and verification of AES cryptographic acceleration engine based on RISC-V[J]. Application of Electronic Technique，2023，49(2)：39-44.
文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.223046
中文引用格式： 張曉磊，戴紫彬，郭朋飛，等. 基于RISC-V的AES密碼加速引擎設計與驗證[J]. 電子技術應用，2023，49(2)：39-44.
英文引用格式： Zhang Xiaolei，Dai Zibin，Guo Pengfei，et al. Design and verification of AES cryptographic acceleration engine based on RISC-V[J]. Application of Electronic Technique，2023，49(2)：39-44.
Design and verification of AES cryptographic acceleration engine based on RISC-V
Zhang Xiaolei，Dai Zibin，Guo Pengfei，Li Yang
Information Engineering University， Zhengzhou 450001， China
Abstract： With the rapid development of IoT technology and the widespread deployment of IoT devices, the issue of information security has become increasingly prominent. Cryptography is the key core technology to ensure information security, but the traditional cryptographic algorithm adaptation scheme is difficult to balance performance and flexibility, this paper proposes a cryptographic instruction extension scheme to achieve a good balance between the two scheme. Firstly, we analyze the computational aspects of the AES algorithm, and propose a cryptographic instruction extension and acceleration engine design scheme by combining the Hummingbird E203 processor architecture; then we complete hardware and software implementation, build an RTL-level simulation environment and an FPGA board-level verification environment; finally, we perform experimental verification and comparative analysis. The experimental results show that the proposed scheme can achieve about 700% acceleration ratio with only nearly 2% increase in hardware resources, which has high energy efficiency and can be applied in resource-constrained situations such as IoT.
Key words : RISC-V；cryptographic instruction extension；acceleration engine；information security
0 引言
隨著物聯網技術的快速發展，智能穿戴、自動駕駛、面部識別等應用場景成為現實，極大改變了人們的生活方式。物聯網設備大量使用，人體生理指標、車輛行駛軌跡等用戶隱私數據[1]也隨之產生。由于大量用戶數據需要傳輸到算力更強的計算終端，傳輸過程中的信息安全隱患[2]逐漸浮現并引起了人們的重視。因為受限于緊張的硬件資源，很多物聯網設備并未運行必要的安全機制[3]。
密碼技術[4]作為保障信息安全的核心技術，可在物聯網設備中進行部署，傳統的部署方案主要有兩種[5]，一種是通過運行軟件實現密碼算法，這種方法利用了處理器的通用指令來支持不同的密碼算法，雖然較為靈活，但該方法存在計算速度慢、代碼密度低的問題；另一種是專用的密碼處理芯片，專用芯片雖然運算速度快但存在靈活性低、成本高的問題。由于智能手環等物聯網終端存在計算資源緊張、存儲空間有限和電池容量較低等問題[6]，傳統的部署方案不能很好地解決上述問題。擴展專用密碼指令方案的出現則克服了上述兩種方案的缺點，通過向通用處理器中添加密碼運算單元，使處理器在不失通用性的同時，還獲取了較高的密碼運算性能。RISC-V因為其短小精悍的架構和模塊化的的設計理念已成為專用領域架構的首選[7]。
本文詳細內容請下載：http://m.jysgc.com/resource/share/2000005166。
作者信息：
張曉磊，戴紫彬，郭朋飛，李楊
（信息工程大學，河南 鄭州 450001）
此內容為AET網站原創，未經授權禁止轉載。