中文引用格式： 周予愷，彭世昕，顏峻，等. 基于電路切割方法的并行量子模擬方法[J]. 電子技術應用，2024，50(11)：9-15.
英文引用格式： Zhou Yukai，Peng Shixin，Yan Jun，et al. Parallel quantum simulation method based on circuit cutting approach[J]. Application of Electronic Technique，2024，50(11)：9-15.
引言
量子計算技術因其在特定領域通過量子并行性實現加速的潛力，已成為研究焦點。量子計算采用量子位替代傳統二進制位，并通過量子疊加與糾纏特性顯著提升計算能力。
然而，量子計算目前正處于NISQ（Noisy Intermediate-Scale Quantum）時代，即噪聲中等規模的量子計算時代。在這一階段，量子計算機的規模相對較小，量子比特數通常在數十個到上百個，并且能夠向公眾提供的量子計算機的量子比特數量也是相當有限的。由于量子比特間存在噪聲和不穩定的問題，當前的量子計算機還不能執行大規模、長時間的計算任務。因此，在進行量子計算有關的研究時，相關研究者們極大程度地依賴于基于經典計算機的量子模擬器，來模擬復雜的量子系統、解決優化問題并測試量子算法。
但使用經典的量子電路模擬方法，狀態向量方法，一個n量子位量子電路的狀態向量是一個長度為2n的數組。這意味著，如果使用4 B的復數來在內存中存儲單個狀態向量，則總共需要2n+4B的存儲空間。在存儲雙精度浮點數的情況下，模擬50量子位的量子電路需要大約16 PB的存儲空間，這無疑意味著模擬大規模量子電路是一項極具挑戰性的任務。眾多系統級和算法級優化為了提升量子電路模擬的效率都被提出應用，系統級優化往往關注于挖掘現代經典計算機的計算能力來提升模擬性能，而算法級優化更多地關注于挖掘量子系統內部的特征，從而減少存儲壓力。
量子電路中的電路切割方法是一種用于處理大型量子電路的技術。這種方法的核心思想是將大型量子電路切割成較小的部分，這些較小的部分可以在更小的計算單元上獨立運行。本文針對基于電路切割方法的量子電路模擬過程中存在的評估開銷問題，提出了一種優化方案，顯著減少了模擬的運行時間，優化了量子電路的內存瓶頸。
為了更有效地優化量子電路模擬過程，使電路切割方法能夠更好地與量子電路模擬的特性相結合，本文深入探討了基于電路切割方法的量子電路模擬的優化策略。首先分析了電路切割原理及其對應的計算流程，發現電路切割方法應用到量子電路模擬上存在評估過程開銷過大的問題，并因此明確了應該對評估過程本身進行效率上的優化和對切割過程的目標進行調整。然后本文圍繞模擬流程，提出了兩項主要的優化措施：一是基于啟發式方法的切割算法；二是基于子電路狀態向量復用算法。通過啟發式切割算法的良好設計得到了51%的平均加速，子電路狀態向量復用算法則帶來了46%的平均加速，兩個優化方法結合，可以獲得92%的加速。
本文詳細內容請下載：
http://m.jysgc.com/resource/share/2000006203
作者信息：
周予愷1，彭世昕1，顏峻2，蔣金虎1
（1.復旦大學 大數據研究院， 上海 200433；
2.信息工程大學 教研保障中心， 河南 鄭州 450001）
