基于FPGA的多路SGMII接口以太網設計與測試
電子技術應用
付強，喬輝，楊飛虎，曹拴住，張競飛
中國電子科技集團公司第58研究所
摘要： 嵌入式處理器受功耗、尺寸、成本限制，一般集成1個或2個以太網控制器，不能滿足某些特定現場對多路以太網數據同時傳輸的需求。提出一種基于現場可編程門陣列（FPGA）的以太網設計，利用FPGA高速、并行處理優勢，集成的串行/解串器（SerDes）資源情況，擴展出多路以太網接口進行數據同時收發。與外部物理層（PHY）芯片通信采用串行以太網（SGMII）接口，可以有效減少印制線路板（PCB）尺寸和布線數量。提出一種針對底層鏈路傳輸可靠性的多級測試方法，最終通過上板調試驗證，12路以太網接口在1 000 Mb/s速率下傳輸穩定、數據無誤碼。
中圖分類號：TN919.8 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.245853
中文引用格式： 付強，喬輝，楊飛虎，等. 基于FPGA的多路SGMII接口以太網設計與測試[J]. 電子技術應用，2025，51(2)：75-80.
英文引用格式： Fu Qiang，Qiao Hui，Yang Feihu，et al. The design and test of Ethernet with multiple SGMII based on FPGA[J]. Application of Electronic Technique，2025，51(2)：75-80.
中文引用格式： 付強，喬輝，楊飛虎，等. 基于FPGA的多路SGMII接口以太網設計與測試[J]. 電子技術應用，2025，51(2)：75-80.
英文引用格式： Fu Qiang，Qiao Hui，Yang Feihu，et al. The design and test of Ethernet with multiple SGMII based on FPGA[J]. Application of Electronic Technique，2025，51(2)：75-80.
The design and test of Ethernet with multiple SGMII based on FPGA
Fu Qiang，Qiao Hui，Yang Feihu，Cao Shuanzhu，Zhang Jingfei
China Electronics Technology Group Corporation No.58 Research Institute
Abstract： Due to power consumption, size, and cost constraints, embedded processors typically integrate one or two Ethernet controllers, which cannot meet the demand for simultaneous transmission of multiple Ethernet data streams in certain specific field applications. This paper proposes an Ethernet design based on Field-Programmable Gate Array(FPGA), leveraging the high-speed and parallel processing advantages of FPGA, and the integrated Serializer/Deserializer(SerDes) resources to extend multiple Ethernet interfaces for simultaneous data transmission and reception. Communication with external PHY chips uses the Serial Gigabit Media Independent interface(SGMII), which can effectively reduce PCB size and wiring complexity. A multi-level testing method for the reliability of the underlying link transmission is proposed. Finally, through on-board debugging and verification, the 12 Ethernet interfaces achieve stable transmission at 1 000 Mb/s with no data errors.
Key words : FPGA；SGMII；Ethernet；PHY
引言
在某些大型系統中，主系統或主設備通常與多個子系統或子設備間組成網絡進行互聯通信。以太網作為目前使用最廣泛的網絡之一，具有接口簡單、通信速度高、傳輸距離遠、支持多種網絡拓撲結構和性能穩定等優點，能夠實現多節點間的高速通信。
通用嵌入式處理器受功耗、成本等因素制約，通常集成不超過2個以太網控制器，最多實現2路網絡收發通信，無法滿足大型系統的網絡通信需求[1]。
FPGA作為一種可編程邏輯器件，具有良好的可擴展性和并行處理能力，內部集成多個高速收發器（SerDes），與外部物理層（PHY）芯片88E1512之間通過SGMII接口通信[2]。本文根據需要和FPGA芯片資源情況擴展多個以太網接口，借助FPGA自帶的調試測試軟件和方法，實現一種低成本、易擴展、高可靠性的多路SGMII接口以太網系統。
本文詳細內容請下載：
http://m.jysgc.com/resource/share/2000006329
作者信息：
付強，喬輝，楊飛虎，曹拴住，張競飛
（中國電子科技集團公司第58研究所，江蘇 無錫 214035）
此內容為AET網站原創，未經授權禁止轉載。