無(wú)論是基站還是接入設(shè)備，越來(lái)越高的通信速率以及越來(lái)越大的系統(tǒng)需求，使得背板的總線越來(lái)越寬，背板的設(shè)計(jì)越來(lái)越復(fù)雜。因此，采用新的技術(shù)來(lái)實(shí)現(xiàn)這樣復(fù)雜的系統(tǒng)，就成了必然的趨勢(shì)。本文就采用LVDS(低電壓差分信號(hào))技術(shù)來(lái)設(shè)計(jì)通信系統(tǒng)的復(fù)雜背板進(jìn)行了探討。

一、LVDS技術(shù)特性

    LVDS技術(shù)（LVDS代表低電壓差分信號(hào)），是用非常低的電壓擺幅（約350mv），在兩條PCB走線或一對(duì)平衡電纜上，通過(guò)差分方式傳輸數(shù)據(jù)的方法；允許信號(hào)通道數(shù)據(jù)以每秒數(shù)百兆甚至數(shù)千兆位的速率傳輸；低擺幅和電流模式驅(qū)動(dòng)輸出，產(chǎn)生很低的噪聲，且功耗非常低。

    因?yàn)椴罘旨夹g(shù)可以減少噪聲的影響，就能用低的信號(hào)電壓擺幅。低擺幅驅(qū)動(dòng)的特性意謂著數(shù)據(jù)能被非常快的轉(zhuǎn)換，而且功耗也非常小（約1.2mw）。因此，LVDS較容易應(yīng)用于低電壓通信系統(tǒng)，如3.3V甚至2.5V，從而保持同樣的信號(hào)電平和性能。LVDS也易于匹配終端。無(wú)論LVDS傳輸介質(zhì)是電纜還是PCB走線，傳輸介質(zhì)必須與終端匹配，否則電纜或布線上的信號(hào)會(huì)反射，干擾后續(xù)信號(hào)；適當(dāng)?shù)慕K端匹配就減少了不希望的電磁輻射，從而提供最佳的信號(hào)質(zhì)量。為了防止反射，LVDS需要一個(gè)終端電阻接在電纜或PCB布線上，通常用100歐姆電阻跨在差分信號(hào)線上。

    LVDS器件是用CMOS工藝實(shí)現(xiàn)的，這樣就能提供低的靜態(tài)功耗。除了負(fù)載上的功耗和靜態(tài)Icc電流外,LVDS還通過(guò)其電流模式驅(qū)動(dòng)設(shè)計(jì)降低系統(tǒng)功耗。這個(gè)設(shè)計(jì)極大地減低了Icc的頻率成份影響。然而，TTL/CMOS收發(fā)器的動(dòng)態(tài)功耗對(duì)于頻率呈指數(shù)上升。

二、LVDS四種典型結(jié)構(gòu)

    1.點(diǎn)到點(diǎn)結(jié)構(gòu)。LVDS發(fā)送和接收常采用點(diǎn)到點(diǎn)結(jié)構(gòu)，以用于在背板上兩點(diǎn)間固定方向信號(hào)的傳輸。
 
    2.點(diǎn)到多點(diǎn)結(jié)構(gòu)（見(jiàn)圖1）。這種廣播式結(jié)構(gòu)連接多個(gè)接收端到一個(gè)發(fā)送端。常用于背板數(shù)據(jù)分配。其數(shù)據(jù)率從DC到數(shù)百兆bps，而且能傳到幾十米遠(yuǎn)的距離。在沒(méi)有中心交換卡或交換芯片情況下，這種總線結(jié)構(gòu)可以向接收器方向逐級(jí)延伸，這種延伸的結(jié)果將導(dǎo)致背板上的互連減少（連接器腳數(shù)減少，背板上PCB布線條數(shù)更少），甚至在許多應(yīng)用場(chǎng)合，PCB板的層數(shù)可以減少。（見(jiàn)圖2）。

3．多點(diǎn)到多點(diǎn)結(jié)構(gòu)。這種多點(diǎn)互連總線使點(diǎn)與點(diǎn)之間互連降至最少（PCB布線路徑和連接器腳數(shù)），同時(shí)提供雙向、半雙工通信能力。對(duì)于這種結(jié)構(gòu)而言，同一時(shí)間只能有一個(gè)發(fā)送器在工作，因而發(fā)送的優(yōu)先權(quán)以及總線仲裁協(xié)議，都需要依據(jù)不同的應(yīng)用場(chǎng)合、選用不同的軟件協(xié)議和硬件方案。
4 矩陣開(kāi)關(guān)結(jié)構(gòu)用。卡在需要非常高的信號(hào)交換的背板應(yīng)用系統(tǒng)中，矩陣開(kāi)關(guān)結(jié)構(gòu)總線常被采用。通過(guò)矩陣開(kāi)關(guān)的控制，在同一時(shí)間可以有多個(gè)發(fā)送器工作，從而完成全雙工通信。

三、常用LVDS產(chǎn)品

    1、總線LVDS。在一些大的數(shù)據(jù)通信和電信系統(tǒng)中，構(gòu)造一個(gè)非常大的高速的背板是必需的。通常，背板的大小尺寸和其最大速度是相反的關(guān)系。換言之，如果將背板做得太大，這些重負(fù)載將嚴(yán)重妨礙背板的速度，而且使功耗及噪聲成為大問(wèn)題。因此，在這方面使用LVDS技術(shù)是最理想的解決方法。

    總線LVDS是LVDS線路發(fā)送和接收器系列的擴(kuò)展，它們被特殊地設(shè)計(jì)為背板上多點(diǎn)通信的應(yīng)用場(chǎng)合，這時(shí)總線兩端都終接電阻。它們也被用于重負(fù)載的背板上，那里的等效阻抗低于100歐姆。這時(shí)，發(fā)送器會(huì)有一個(gè)30～50歐姆范圍的負(fù)載。總線LVDS發(fā)送器提供約10mA的輸出電流，因而它們提供LVDS擺幅于更重的終端負(fù)載上。它能夠高速驅(qū)動(dòng)點(diǎn)到多點(diǎn)結(jié)構(gòu)和多點(diǎn)互連結(jié)構(gòu)總線，舉例如下：

    · 多點(diǎn)互連結(jié)構(gòu)FR4背板，20塊卡作為負(fù)載插入總線，傳輸速度為155Mbps。

    · 多點(diǎn)互連結(jié)構(gòu)FR4背板，10塊卡作為負(fù)載插入總線，傳輸速度為400Mbps。

    · 運(yùn)用總線LVDS時(shí)鐘緩沖器，可以得到極好的66MHz時(shí)鐘信號(hào)。

    · 對(duì)于點(diǎn)到點(diǎn)的連接，傳輸速度可達(dá)到800Mbps。

    2、串行/解串器。它們吸收了LVDS的優(yōu)點(diǎn)（高速及低功耗、低噪聲、低成本）及其串行化更加減小了電纜、連接器及PCB的尺寸及成本。它對(duì)于高速數(shù)據(jù)總線的擴(kuò)充是非常理想的解決方案，不需要任何協(xié)議來(lái)支持。

四、LVDS背板設(shè)計(jì)技巧

    PCB板布線總的原則：阻抗匹配是非常重要的，差分阻抗的不匹配會(huì)產(chǎn)生反射，這就會(huì)減弱信號(hào)而且也會(huì)增加共模噪聲。線路上的共模噪聲將產(chǎn)生EMI。要盡量在信號(hào)離開(kāi)IC后控制差分阻抗的走線，盡力保持尾端在＜12mm的范圍。另外，布線要避免90度轉(zhuǎn)彎，要用45度轉(zhuǎn)彎、圓角或斜角PCB走線，在每個(gè)芯片上用旁路電容，且要保證每路電源或地線寬而短，并且用許多過(guò)孔來(lái)使到電源板的電感最小。

五、LVDS背板設(shè)計(jì)建議

    1．PCB板的設(shè)計(jì)

    a）最少用4層PCB板，即LVDS信號(hào)、地、電源、TTL信號(hào)。背板高速系統(tǒng)的設(shè)計(jì)通常將Vcc和地線用專門的層。電源線和地線之間的窄帶空間也是極好的高頻旁路電容。

    b）將陡的CMOS/TTL信號(hào)與LVDS信號(hào)隔離，否則這些含有噪聲的單端CMOS/TLL信號(hào)會(huì)交叉耦合到LVDS線上，最好將TLL和LVDS信號(hào)放在不同的層上，并用電源和地層隔開(kāi)。

    c）保持發(fā)送器和接收器盡可能靠近接插件（LVDS端口側(cè)）。這有助于保證板上噪聲不會(huì)被帶到差分線上，而且避免電路板及電纜線間的交叉EMI干擾。

    d）旁路每個(gè)LVDS器件，并用分布式散裝電容和表貼電容放在靠近電源和地線引腳處時(shí)工作狀態(tài)最好。供電：在電源和地間放一個(gè)4.7μF 35V鉭電容時(shí)工作狀態(tài)最好。鉭電容的額定電壓較關(guān)鍵，不應(yīng)低于5倍Vcc。有些電解電容也工作得較好。Vcc引腳：如果可能的話，用一個(gè)或兩個(gè)并聯(lián)多層陶瓷表貼電容（0.1μF及0.01μF），放在每個(gè)Vcc引腳和地線之間，最好盡量靠近Vcc引腳使寄生效應(yīng)最小。

    e）電源和地線應(yīng)用較寬的線。

    2．背板上差分布線的設(shè)計(jì)

    a)所布的差分線對(duì)一離開(kāi)IC就盡早盡可能靠近在一起走線，這有助于消除反射并保證噪聲是以共模方式耦合。事實(shí)上，我們看到相距1mm的差分信號(hào)輻射的噪聲遠(yuǎn)遠(yuǎn)低于3mm布線。

    b)在一對(duì)布線之間匹配其長(zhǎng)度。

    c)對(duì)于差分布線不要只依賴于自動(dòng)布線功能。仔細(xì)地檢查尺寸用以匹配走線長(zhǎng)度并且確保各組差分線之間隔離。

    d) 使線上過(guò)孔的數(shù)量最少。

    e) 避免90度轉(zhuǎn)彎，（以防止造成阻抗不連續(xù)），用孤線或45度斜線代替。

    f)在一對(duì)走線內(nèi)，兩條線之間距離要盡量小，以保持接收器的共模抑制。

    3．終端負(fù)載的問(wèn)題

    a)用一個(gè)終端電阻匹配傳輸線上的差分阻抗。在點(diǎn)到點(diǎn)的電纜應(yīng)用中應(yīng)在90歐姆到130歐姆之間。電流模式的輸出需要用終端電阻來(lái)產(chǎn)生適當(dāng)?shù)牟罘蛛妷骸?br />
    b) 在接收端的盡頭的線對(duì)上跨接一個(gè)電阻。

    c)表貼電阻最好。PCB短線、元件引腳、以及從終端電阻到接收器的輸入端的距離應(yīng)最短。終端電阻到接收器輸入端的距離應(yīng)小于7mm（最大12mm）。

    d)電阻誤差要用1％或2％的。從反射的觀點(diǎn)來(lái)看，一個(gè)10％阻抗的不匹配電阻會(huì)引起5％的反射。電阻越接近匹配越好。

    4．空閑引腳的處理

    LVDS輸入：讓空閑LVDS接收器輸入端開(kāi)路（懸空），因其內(nèi)部防錯(cuò)電路將鎖定輸出為高態(tài)。這些接收器輸入端的空腳不應(yīng)連到象電纜或長(zhǎng)的PCB走線等噪聲源上，使其在引腳附近懸空。LVDS接收器是高速、高增益器件，如果拾取差分信號(hào)將導(dǎo)致接收器動(dòng)作。這將在輸出端產(chǎn)生錯(cuò)誤傳輸而且會(huì)增加功耗。

    LVDS及TTL輸出：讓有空LVDS及TTL輸出端開(kāi)路（懸空）以節(jié)省功耗。不要將它們連到地線上。
TTL輸入：連接無(wú)用的TTL發(fā)送/驅(qū)動(dòng)輸入、控制/使能信號(hào)，到電源或地或某種可能保持開(kāi)路的狀況。有些器件提供內(nèi)部下拉（或上拉）器件來(lái)偏置其引腳。最好參考數(shù)據(jù)手冊(cè)以獲得器件特性的信息。這類信息通常包含在引腳描述表中。

    5．背板所用電纜的選擇

    盡量使用平衡電纜，如雙絞線、雙芯電纜，或者緊密耦合的差分布線電路。LVDS可以使用廣泛的多種介質(zhì)。在有些非常短（<0.3m）的應(yīng)用中，帶狀電纜或柔性電路也可以用。在籠到籠的背板間的應(yīng)用中，雙絞線或雙芯電纜由于其穩(wěn)定性、屏蔽性及平衡性是更好的選擇。

    6．接插件的選擇

    背板上一般的應(yīng)用是使用標(biāo)準(zhǔn)連接器——有差分信號(hào)、電源、地和單端信號(hào)引腳，圖3就是一種含有差分和單端信號(hào)的連接器。

    在單連接頭的連接器上，差分信號(hào)通常連接在一行中靠近的兩個(gè)連接腳上最好， 因它們使傳輸線長(zhǎng)度一致。一行中連接器腳長(zhǎng)度越短，提供的傳輸線性能越好。地信號(hào)腳主要用于隔離大擺幅信號(hào)（TTL）和小擺幅信號(hào)（LVDS）。

    總之，在進(jìn)行系統(tǒng)設(shè)計(jì)之前，以下幾點(diǎn)應(yīng)該優(yōu)先得到考慮：

    1） 系統(tǒng)設(shè)計(jì)必須優(yōu)先考慮電源和地在系統(tǒng)中的分布；

    2） 第二步就是考慮傳輸線的結(jié)構(gòu)及其布局布線；

    3） 完成余下的數(shù)字部分設(shè)計(jì)；

    4） 經(jīng)常觀察和修改整個(gè)布局。
在背板多點(diǎn)互連應(yīng)用中，總線LVDS的終端匹配非常簡(jiǎn)單，只需把一個(gè)表面貼裝的電阻跨接在一對(duì)傳輸線上即可。這個(gè)匹配電阻的阻值應(yīng)當(dāng)?shù)扔诨蚵源笥谙嚓P(guān)傳輸線對(duì)的差分阻抗。匹配電阻放置在背板上總線的兩端。

    結(jié)論：在通信系統(tǒng)背板的設(shè)計(jì)中，采用LVDS技術(shù)，適當(dāng)掌握一些設(shè)計(jì)技巧，我們就可以使復(fù)雜的系統(tǒng)有很高的可靠性、高數(shù)據(jù)率、低噪聲及低成本。