軟件無(wú)線(xiàn)電技術(shù)給正在開(kāi)發(fā)無(wú)線(xiàn)電架構(gòu)的工程師帶來(lái)力量。編程中頻（IF）帶寬、調(diào)制、編碼模式和其他無(wú)線(xiàn)電功能的能力廣泛引起注意的。除了提供所有這些靈活性外，軟件無(wú)線(xiàn)電必須改善靈敏度，動(dòng)態(tài)范圍和鄰信道抑制性能。軟件無(wú)線(xiàn)電仍然是無(wú)線(xiàn)電，但它必須被比正在替代的通常無(wú)線(xiàn)電執(zhí)行的更好。
現(xiàn)場(chǎng)可編程陣列（FPGA）技術(shù)先進(jìn)之處在于緊湊的占位空間能夠高速處理，同時(shí)也保持軟件無(wú)線(xiàn)電技術(shù)的靈活性和可編程性。FPGA在高速、計(jì)算密集、可重新配置應(yīng)用（FFT、FIR和其他乘法—累加運(yùn)算）中是受歡迎的。從FPGA和板供應(yīng)商可得到可重新配置核，在FPGA中能夠?qū)崿F(xiàn)調(diào)制器，解調(diào)器和CODEC功能。系統(tǒng)設(shè)計(jì)人員期待著帶集成FPGA的前端采集/變換器產(chǎn)品來(lái)卸載基帶處理和降低數(shù)據(jù)傳輸率。
盡管應(yīng)用開(kāi)發(fā)工具有巨大改進(jìn)，但FPGA設(shè)計(jì)應(yīng)考慮硬件開(kāi)發(fā)，這需要不同于軟件開(kāi)發(fā)的技術(shù)。
FPGA設(shè)計(jì)意味著重新設(shè)計(jì)商用現(xiàn)成的前端數(shù)據(jù)采集/變換器模塊上的核，這不是簡(jiǎn)單的軟件開(kāi)發(fā)執(zhí)行。在任務(wù)計(jì)劃階段需要考慮降低延誤 。
FPGA在多任務(wù)軟件無(wú)線(xiàn)電應(yīng)用（如電子戰(zhàn)、雷達(dá)、通信、RF測(cè)試）中是重要的。
FPGA或DSP
FPGA已從靈活的邏輯設(shè)計(jì)平臺(tái)發(fā)展到信號(hào)處理引擎。現(xiàn)在FPGA是軟件無(wú)線(xiàn)電的主要元件，這是由于FPGAR的靈活性和實(shí)時(shí)處理能力所致。系統(tǒng)設(shè)計(jì)人員正在把更多的信號(hào)處理集成在一起的靈活性推動(dòng)設(shè)計(jì)人員用FPGA替代傳統(tǒng)的DSP。FPGA 因有效的適合于高速并行乘法累加函數(shù)。現(xiàn)代FPGA可執(zhí)行18×18乘法運(yùn)算，速度超過(guò)200MHz。這使得FPGA成為FET、FIR，數(shù)字下復(fù)頻器（DDC）、數(shù)字上變頻器（DUC）、相關(guān)器和脈沖壓縮（用于雷達(dá)處理）運(yùn)算的理想平臺(tái)。然而，這不意味著所有DSP功能可以在FPGA中實(shí)現(xiàn)。用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算是困難的，這是由于器件需要大量的有效區(qū)域。另外，包括短陣反演（或除法）的處理更適合DSP/GPP平臺(tái)。因此，F(xiàn)PGA和DSP將共存很長(zhǎng)時(shí)間，一個(gè)靈活的平臺(tái)將包括二者的混合。
FPGA設(shè)計(jì)
FPGA設(shè)計(jì)是特有的硬件設(shè)計(jì)，而不是簡(jiǎn)單DSP編碼執(zhí)行。EDA（電子設(shè)計(jì)自動(dòng)化）工具的發(fā)展能保證更好和更精確的設(shè)計(jì)。傳真軟件在市場(chǎng)有售。FPGA供應(yīng)商（Xilinx和Altera公司是兩個(gè)最大的）也用儀器裝備來(lái)促進(jìn)工具開(kāi)發(fā)。從而使FPGA設(shè)計(jì)變?nèi)菀住?/p>
FPGA IP核
在普通的FPGA 中，已經(jīng)增加了來(lái)自FPGA供應(yīng)商和其他第3號(hào)核開(kāi)發(fā)商的IP核。這些核提供各種DSP功能。然而，這需要集成到實(shí)際的硬件中。把這些核集成到商用現(xiàn)成模塊中需要時(shí)間和硬件設(shè)計(jì)經(jīng)驗(yàn)。ICS公司提供的FPGA核是完全測(cè)試和集成有高性能數(shù)據(jù)采集和變換器的商用現(xiàn)成模塊。這些模塊提供智能前端產(chǎn)品，因此，降低了系統(tǒng)設(shè)計(jì)和集成風(fēng)險(xiǎn)。
寬帶數(shù)字下變頻器
寬帶數(shù)字下變頻器（DDC）是任何軟件無(wú)線(xiàn)電基系統(tǒng)的主要元件。DDC已基本上改變了通常的無(wú)線(xiàn)電設(shè)計(jì)。DDC能夠簡(jiǎn)化RF前端設(shè)計(jì)，這包括LO和混頻器設(shè)計(jì)，這是在數(shù)字域執(zhí)行下變頻過(guò)程。數(shù)字混頻器后面的數(shù)字濾波器比傳統(tǒng)模擬濾波器能提供更佳整形濾波。這些濾波器通常是分樣，所以降低了輸出數(shù)據(jù)率。流行的專(zhuān)用DDC提供可調(diào)頻率。然而，它們通常應(yīng)用目標(biāo)是窄帶應(yīng)用。
隨著較寬帶寬需求的增加，系統(tǒng)設(shè)計(jì)人員正在力圖設(shè)計(jì)帶寬高達(dá)40MHz的寬帶系統(tǒng)。這包括雷達(dá)、GPS、遙測(cè)裝置、寬帶通信等。對(duì)于較寬帶寬，在FPGA中實(shí)現(xiàn)DDC需要在FPGA之后有ADC。典型的分樣DDC實(shí)現(xiàn)示于圖1。此2分樣DDC提供-0.2*FS~0.2*FS的最大平頂帶寬（在100MHz ADC取樣）。用100MHz取樣時(shí)鐘，這說(shuō)明40MHz平頂帶寬和每個(gè)信道200MBps數(shù)據(jù)率。DDC提供阻帶抑制超過(guò)70dB（圖2），為較寬帶寬配置的濾波器可提供2X或4X過(guò)取樣因數(shù)。
圖1、在板上FPGA中實(shí)現(xiàn)寬帶DDC
圖2、寬帶DDC的傳真頻率響應(yīng)
濾波器的可編程性是軟件無(wú)線(xiàn)電實(shí)現(xiàn)的一個(gè)主要方面。ICS設(shè)計(jì)人員已實(shí)現(xiàn)平頂帶寬-0.1*FS~+0.1*Fs的4分樣DDC。對(duì)于100MHz取樣率，可提供20MHz平頂帶寬。
圖3示出在ICS-554中實(shí)現(xiàn)的2分樣寬帶DDC的頻率特性。這是實(shí)際測(cè)量的數(shù)據(jù)，可與傳真電線(xiàn)對(duì)照。圖4示出在帶沿的下變頻信號(hào)的頻譜。
圖3、用ICS-554實(shí)現(xiàn)的64抽頭2分樣DDC的系統(tǒng)內(nèi)系統(tǒng)性能
圖4、在帶沿的下變頻信號(hào)的功率頻譜
1百萬(wàn)門(mén)的Virt
ex II FPGA支持單個(gè)2分樣64抽頭DDC，因此，F(xiàn)PGA可容易地集成到ICS-554B中。
在集成這些高速DDC時(shí)，必須保證數(shù)據(jù)傳輸不被中斷。對(duì)于多信道系統(tǒng)，這意味著需要用專(zhuān)門(mén)數(shù)據(jù)總線(xiàn)。行業(yè)標(biāo)準(zhǔn)PMC模塊具有通過(guò)旁路PCI總線(xiàn)經(jīng)Pn4PMC用戶(hù)I/O連接器直接傳輸高速數(shù)據(jù)。
對(duì)于發(fā)送器，數(shù)字下變頻器用數(shù)字上變頻器（DUC）替代。DUC采用數(shù)字內(nèi)插濾波器并具有同樣的優(yōu)點(diǎn) 。
實(shí)時(shí)頻譜監(jiān)控和監(jiān)測(cè)
實(shí)時(shí)頻譜監(jiān)視和監(jiān)測(cè)是方便采用FPGA和軟件無(wú)線(xiàn)電技術(shù)的另一問(wèn)題。不同于明顯用于信號(hào)信息（SIGINT）和EW方案，此功能已泛用于RF測(cè)試和頻譜分析應(yīng)用。
帶高速ADC和大用戶(hù)FPGA的商用現(xiàn)成模塊（如ICS-554）對(duì)于實(shí)時(shí)頻監(jiān)視和監(jiān)測(cè)系統(tǒng)是一個(gè)理想的平臺(tái)。大用戶(hù)FPGA對(duì)于實(shí)現(xiàn)實(shí)時(shí)功率頻譜估計(jì)值（FFT），幅度計(jì)算和頻譜平均是理想的。限定范圍和檢測(cè)之后，可以用板上窄帶數(shù)字調(diào)諧器做為降落接收器來(lái)調(diào)諧所關(guān)心的信道。集成IP核以保證這樣復(fù)雜的系統(tǒng)可用于行業(yè)標(biāo)準(zhǔn)單PMC卡。
ICS已把8K實(shí)時(shí)FET引擎和功率檢測(cè)及頻譜平均集成在一起（圖5）。
Virtex II FPGA很容易支持需功率檢測(cè)和可編程平均的8K FET引擎。
圖5、在板上FPGA實(shí)現(xiàn)實(shí)時(shí)（Fs=100MHz）功率頻譜計(jì)算
用于改進(jìn)C/I 的智能天線(xiàn)和相控陣?yán)走_(dá)射束形成器
雖具有大量元件的相控陣?yán)走_(dá)的C/I改進(jìn)的智能天線(xiàn)正在成為下一代商用無(wú)線(xiàn)系統(tǒng)的共同關(guān)心的問(wèn)題。這兩方面的應(yīng)用具有共同的原理。這些系統(tǒng)可以處理大量帶寬并能來(lái)回傳送數(shù)據(jù)。建造一個(gè)能在多DDC間同步和多模塊間高速數(shù)據(jù)傳輸均同步系統(tǒng)。
一個(gè)在40和20MHz帶寬實(shí)現(xiàn)的2×2射束形成器示于圖6。用兩個(gè)ICS-554采集4路模擬信道。對(duì)于20MHz帶寬，每個(gè)ICS-554產(chǎn)生4個(gè)單獨(dú)的射束，其中兩個(gè)射束送到其他數(shù)據(jù)采集板卡。每個(gè)板卡把內(nèi)部產(chǎn)生的2個(gè)單獨(dú)射束與以其他ICS-554接收的2個(gè)單獨(dú)射束組合產(chǎn)生2個(gè)完整射束。對(duì)于低電壓晶體管—晶體管邏輯（LVTTL）門(mén)400MBps。每個(gè)方向板之間的數(shù)據(jù)傳輸是200MBps。希望用低電壓差分傳輸（LVDS）接口能顯著地增加數(shù)據(jù)傳輸，增加帶寬。
圖6、用安裝在單PCI載波器上的2個(gè)ICS-554C模塊實(shí)現(xiàn)2×2射束形成器。
在Pn4PMC用戶(hù)I/O上高速數(shù)據(jù)傳輸
在某些應(yīng)用中，對(duì)于系統(tǒng)集成人員從商用現(xiàn)成PMC模塊用用戶(hù)定義的協(xié)議傳輸高速數(shù)據(jù)是更方便的，這使系統(tǒng)總線(xiàn)對(duì)于其他功能是空閑的。這樣一種協(xié)議通常用在前面板數(shù)據(jù)口（FPDF）協(xié)議，這是一種ANSI/VITA（美國(guó)國(guó)家標(biāo)準(zhǔn)委員會(huì)/VME bus行業(yè)貿(mào)易協(xié)會(huì)）標(biāo)準(zhǔn)。為了確保高速數(shù)據(jù)傳輸，ICS在用戶(hù)FPGA中已實(shí)現(xiàn)發(fā)送和接收核來(lái)支持PMC模塊的Pn4用戶(hù)I/0連接器的FPDA前面板數(shù)據(jù)口。因此，系統(tǒng)集成人員經(jīng)FPDA在ICS PMC模塊上有無(wú)縫傳輸數(shù)據(jù)的方法。其他標(biāo)準(zhǔn)和專(zhuān)利數(shù)據(jù)傳輸協(xié)議也能在用戶(hù)FPGA中實(shí)現(xiàn)。
在Pn4用戶(hù) I/O連接器上用LVDS信號(hào)傳輸可在PMC模塊間或從PMC模塊到母板實(shí)現(xiàn)高速數(shù)據(jù)傳輸。
結(jié)語(yǔ)
FPGA 正在成為無(wú)線(xiàn)電設(shè)計(jì)的主要部分。要增加更多功能到FPGA。然而，F(xiàn)PGA和傳統(tǒng)DSP及GPP正在共存，而靈活的平臺(tái)將包括二者的混合。
對(duì)待FPGA，設(shè)計(jì)像執(zhí)行
硬件設(shè)計(jì)，而不僅是一個(gè)軟件問(wèn)題，在任務(wù)計(jì)劃階段是需要考慮的因素。