基于FPGA的新型浮點FFT處理器設計
《電子技術應用》2008年第5期
范 展，梁國龍，劉 洋
摘要： 針對現有FFT算法結構復雜、難以并行擴展的問題，提出了一種改進的FFT算法，在此基礎上設計了一種基于浮點運算的FFT處理器，并進行了仿真驗證。結果表明，新算法大大簡化了系統結構，減少了系統的硬件開銷，非常容易并行實現，且顯著提高了運算效率，完成一次N點的FFT運算只需要N/2個時鐘，完全滿足實時信號處理的要求。
Abstract：
Key words :
摘 要：針對現有FFT" title="FFT">FFT算法結構復雜、難以并行擴展的問題，提出了一種改進的FFT算法，在此基礎上設計了一種基于浮點運算的FFT處理器，并進行了仿真驗證。結果表明，新算法大大簡化了系統結構，減少了系統的硬件開銷，非常容易并行實現，且顯著提高了運算效率，完成一次N點的FFT運算只需要N/2個時鐘，完全滿足實時信號處理的要求。
關鍵詞：改進的FFT算法；浮點運算；實時信號處理
此內容為AET網站原創，未經授權禁止轉載。