摘 要： 在對傳統CORDIC算法" title="CORDIC算法">CORDIC算法進行改進的基礎上，討論了一種基于改進型CORDIC算法的NCO實現方法，該設計占用資源少、運算速度快、易于擴展。仿真結果證明該設計具有較高的性價比。
關鍵詞： CORDIC算法 數控振蕩器" title="數控振蕩器">數控振蕩器 FPGA
數控振蕩器(NCO)的作用是產生正交的正弦和余弦樣本，應具有頻率分辨率高、頻率變化速度快、相位可連續線性變化及生成的正弦和余弦信號正交特性好等特點。傳統的數控振蕩器中，相位到幅度的轉化是通過查找表（LUT）的方式來實現的。這種方法實現簡單，但是如果要提高頻率分辨率，往往需要消耗大量的存儲資源。而且，由于受到RAM讀取速度的影響，使NCO輸出速率受到制約。CORDIC算法以其算法簡單、硬件實現方便等特點在很多方面得到了應用，其中之一就是用于NCO的設計。本文在傳統CORDIC算法的基礎上進行了改進，并將其運用到一個NCO的設計當中，具有運算速度快、資源占用少、易于擴展等優點。
1 NCO實現原理
NCO可以看成是由相位累加器(PA)和函數發生器(FG)兩部分組成，如圖1所示。其中相位累加器的設計較簡單，設計NCO的關鍵是設計正弦函數發生器。傳統的實現函數發生器的方法為查表法(LUT)，對于一個相位位數為n，輸出信號幅度位數為M的NCO，所需查找表的大小為M×2n。為了提高NCO的頻率分辨率，往往需要擴大查找表的容量，這會造成存儲資源的大量消耗。而且，由于受到RAM讀取速度的影響，NCO的輸出速率受到制約。可以看出LUT是NCO設計的瓶頸。為了避免使用大容量的存儲器，可以考慮通過計算來產生正余弦函數樣本。基于矢量旋轉的CORDIC算法正好滿足了這一需求。
2 CORDIC算法原理
CORDIC算法最初是由J.Volder于1959年提出，1971年J.Walther提出了統一的CORDIC形式。用CORDIC算法求三角函數的基本原理如下：
如果P(x，y)是直角坐標系中單位圓上一點, θ為向量OP和X軸正向之間夾角, 則有x=cosθ，y=sinθ。因此若將單位向量OM(1，0)旋轉n次得到向量OP(x，y)，讓旋轉角度的總和等于輸入的角度?茲，則x，y即為所需輸出值cosθ和sinθ，這就是CORDIC算法實現正交三角函數cosθ和sinθ的基本思路。如圖2所示。
向量x1+jy1旋轉角度θ到向量x2+jy2：
經變換為：
為了便于硬件實現，設旋轉n次，令每一次旋轉的角度為θi，并且θi滿足tanθi=2-i，則cosθi
，第i次的旋轉表示為：
其中，第i次旋轉后的角度變化為zi，每次旋轉的方向為δi，由zi的符號位來決定；δi=sign(zi)，即δi=+1時，逆時針旋轉，δi=-1時，順時針旋轉。
為每一級的校正因子，也就是每一級旋轉時向量模長發生的變化，對于字長一定的運算，總的校正因子是一個常數。若總的旋轉級數為N，則總校正因子用K表示為：
以16位為例，K=0.607252935。
可以先將輸入數據校正后再進行運算，這樣每一級的運算可以簡化成：
由上式可以看出所有運算簡化成了加減法和移位操作。當給定的初始輸入數據為x0=K，y0=0時，z0=θ，經過n次迭代結果為：
3 CORDIC算法及其改進FPGA" title="FPGA">FPGA實現
考慮到迭代序列所能覆蓋的角度范圍：
，若直接采用n(n→∞)級迭代序列：0，1，2，…，n-1，則能覆蓋到的角度范圍是-99.9°～+99.9°，不能達到NCO角度覆蓋范圍-π～π的要求。 因此，需要在初次迭代前增加一個特定的“起始”步驟來擴大角度覆蓋范圍，即根據輸入相位的正負將向量先順時針或逆時針旋轉90°，從而達到覆蓋要求。這個步驟的數學表達式如下：
其中δ=sign(z0)。
采用CORDIC算法取代查找表能夠節省大量的RAM資源，但是同時卻帶來了更多的LE消耗，這就需要在設計中考慮如何減少LE的消耗。
對于小角度的正弦和余弦值，有：
而在CORDIC算法有限精度的迭代運算中，到一定級數的坐標旋轉角度也是接近于0的小角度值。利用這個特性，可以對CORDIC算法進行改進。下面以16位輸出寬度的CORDIC算法為例介紹本文對CORDIC算法的改進。
注意到迭代9次以后，余下的角度為：θ=0.003906，
其中，z8為迭代9次后所余下的角度。可以將前9次迭代采用常規的CORDIC算法，對于后面幾級，直接采用初始角度旋轉變化計算公式：
已知z8<2-8，對于16位輸出精度來說，cosz8=1，sinz8=z8，則上式可以寫成：
由此可知，對于16位輸出寬度的CORDIC運算，這里只需要9級迭代加1級初始的角度旋轉運算。這種結構可以有效地提高CORDIC運算的效率，大量節約實現所需的資源。
圖3是用FPGA實現CORDIC算法的一個流水線結構單元，由9個這樣的單元構成前面9級的迭代流水線，如圖4所示。
對于(10)式中的乘法，可以通過并行加法來計算，這樣就將多級級聯加法運算變為了一級合成進位存儲加法器。合成進位存儲加法器的表達式是：
當δ8=1時，αi為z8的第i位；δ8=-1時，αi為z8二進制反碼的第i位。結構如圖5。
加上預迭代，采用傳統CORDIC算法實現16位輸出寬度CORDIC算法需要17級流水線。而采用改進后的CORDIC算法只需要9級流水線加1級進位存儲加法器，改進后的CORDIC算法總體結構如圖6所示。這種流水線結構正常工作時，在初始延遲之后，每次新的循環完成就會生成一個新的輸出值，即只需一個時鐘周期就可輸出一個數據。
如需提高精度, 可以在增加輸出位寬的同時相應地增加流水線級數即可。
4 仿真結果
圖7是在Quartus Ⅱ" title="Quartus Ⅱ">Quartus Ⅱ4.1中進行仿真后的結果，輸入輸出數據用16位補碼表示，首位為符號位，第2、3位為整數位，后13位為小數位。表1列出了幾個典型相位的正弦仿真輸出值與理論值對比。從表1中的仿真結果可以看出，采用改進型的CORDIC流水線結構實現的本地數控震蕩器計算精度已趨近理論值。表2是傳統CORDIC算法和改進型CORDIC算法消耗硬件資源的比較。可以看出，采用改進型CORDIC算法比傳統算法節約了約33.6%的資源。
本文提出了基于改進型CORDIC算法的NCO設計及硬件實現，其簡單的流水線結構使得FPGA的資源耗費大為減少，能充分利用CORDIC算法的靈活性，具有較好的實用價值。
參考文獻
[1] Hu Y H.CORDIC-based VLSI architecture for digital signal processing[C].IEEE SP Mag，1992，(7)：17-35.
[2] Uwe Meyer Baese著，劉凌，胡永生，譯.Digital signal processing with field programmable gate arrays[M].北京：清華大學出版社，2003.