摘? 要: 誤碼" title="誤碼">誤碼儀是評估信道性能的基本測量儀器。先從誤碼儀的基本框圖入手,介紹其中各個功能模塊的作用;之后著重討論誤碼儀中關鍵模塊的實現方法;最后介紹誤碼儀的外圍附件和擴展能力。

　　關鍵詞: 誤碼儀? FPGA? 位同步" title="位同步">位同步? 鎖相環? m序列

?

　　在實際工作中,常常需要誤碼儀能測試多種信道。但是目前市面上所銷售的誤碼儀大多只能測試電信部門的標準通信信道,低速以一、二次群為主,高速可達SDH信道速率;且價格昂貴、體積偏大,不能用于測試實際工作中大量存在的專用信道或自行架設的信道。這類信道多為水文監測、氣象預報等特殊用途而設計,一般對傳輸系統的可靠性要求較高。

　　本文所介紹的智能誤碼儀在設計時特別考慮了這類信道的測試要求。它結合FPGA及單片機的結構特點進行編程,可在較寬的速率范圍內(150bit/s～2.048Mbit/s)實現智能位同步和快速碼序列同步。用戶不僅可以從LCD上了解信道的誤碼情況,還可以通過儀器與PC機連接,在個人電腦上看到某段時間內的誤碼率折線圖和其它誤碼信息,并以此來了解系統的誤碼發生情況。為了便于在無人值守的情況下進行誤碼測試,該誤碼儀內置了大容量的E2PROM,可以保存被測系統最后4000次的誤碼事件(包括時間及誤碼率大小)。由于設計時采用了FPGA、單片機等大規模集成電路,該誤碼儀不僅體積小巧(采用貼片元件時僅香煙盒大小),而且成本低廉、功能強大,具有較高的實用價值和市場價值。

1 誤碼儀總體框圖及誤碼測試原理

1.1 誤碼儀整體結構

　　圖1是該誤碼儀的整體設計框圖。

?

　　m序列發生模塊的主要功能是根據用戶的速率要求產生測試序列——m序列。實際設計時,采用CCITT建議的用于低速數據傳輸設備測試誤碼的m序列,其特征多項式為X9+X5+1,周期為512。在外部附件的支持下,它還可以進行多種碼型變換和調制解調。

　　位同步模塊的主要功能是從傳來的碼元中提取位同步信息——碼元時鐘, 并將這一時鐘提供給本地序列同步模塊,以便在本地恢復出與測試序列同步的檢驗序列。

　　序列比較模塊用于比較檢驗序列與測試序列的一致性。通過比較就能知道經過被測信道傳輸后測試序列中有多少碼元產生了錯誤,并以此評估被測信道的性能。由于m序列是周期序列,所以測試序列與檢驗序列的比較必須在周期的同一位置開始進行(即同相)。這也是本地序列同步模塊的另一項重要功能。完成了序列比較后,序列比較模塊將實時地把傳輸的總碼元數和誤碼數傳送給單片機。

　　單片機是整個誤碼儀的核心,它根據用戶的選擇控制各模塊的正常工作,并根據各模塊提供的狀態向用戶發出誤碼事件、狀態告警、故障提示等信息。在加電時對FPGA進行配置也是單片機的一項重要任務。實際設計時選用了性價比極高的FPGA——Altera公司的FLEX10K10。該器件的配置文件有15K字節,因此選用了大容量的通用單片機AT89C55。存儲器及時鐘為用戶查詢誤碼信息提供了方便,為了簡化電路設計,選用了I2C總線方式的E2PROM(24LC128)和專用時鐘芯片(PCF8563)。

1.2 主要模塊特點

　　在設計該誤碼儀時,根據FPGA的結構特點進行編程,采用了獨特的算法,使該誤碼儀中位同步模塊和本地序列同步模塊具有較強的智能處理能力。

　　位同步模塊可自適應地提取并跟蹤位同步時鐘。由于誤碼儀需要對多種非標準信道進行測試,因此它必須能在較寬的速率范圍內工作。在位同步模塊中采用了新型數字鎖相算法,使該誤碼儀能在不知道發端發送速率的情況下對信號進行快速而準確的位同步處理。在單片機的配合下,還可向用戶提供無信號提示、失步" title="失步">失步告警等多種信息。

　　本地序列同步模塊可實現快速序列同步。完成位同步后,誤碼儀還需進行序列同步。為了減少序列同步的時間,設計了快速序列同步算法,使誤碼儀能在不知道發送端m序列發生器初始狀態的情況下進行快速盲同步,并提供序列失步告警和序列失步后快速恢復功能。因此,該誤碼儀不僅可以用于對信道進行閉環測試,而且還能方便地進行開環測試。

1.3 誤碼儀基本測試過程

　　m序列發生模塊首先根據用戶的速率要求發送測試序列。該序列經過被測信道傳輸后到達接收端" title="接收端">接收端,并送入位于FPGA內的位同步模塊。位同步模塊恢復碼元時鐘成功后,會將這一時鐘送至其它模塊,并通知單片機位同步成功。其它模塊利用本地時鐘完成檢驗序列恢復、同步及比較,并由此得到誤碼信息:誤碼數和總碼數。該信息實時傳送給單片機后,單片機每隔1秒進行一次誤碼率的計算,并將具體日期、時間和誤碼率大小顯示在LCD上。如果誤碼率大于0則認為發生了一次誤碼事件,單片機會將此事件發生的時間和誤碼率的大小記錄在儲存器內,并通過RS232串口上傳至PC機。

2 核心部分設計

　　FPGA中的位同步模塊和序列同步模塊是實現誤碼儀的關鍵。這兩個模塊設計得好壞直接影響著誤碼儀的整體性能。同時,誤碼儀智能能力的實現也離不開單片機的有效工作。

2.1 位同步模塊

　　實際應用中,由于不同的被測信道采用不同的技術,因此其傳輸方式、傳輸速率、復雜程度都各不相同。這就要求誤碼儀中的位同步模塊具有較強的適應能力。一般常見的同步方法如插入導頻法、濾波法等都無法滿足信道多變的要求[5]。為此,根據數字鎖相環的基本原理并結合FPGA的結構特點,研究了一種自適應的智能鎖相算法,該算法可使誤碼儀在較寬的速率范圍內對信號時鐘進行智能提取和跟蹤,具有較高的實用價值。

　　圖2是該位同步模塊的結構框圖。為了使接收端能快速、準確地提取碼元時鐘,發送端在發送m序列前應先發送一定數量的0101序列(見圖3中的S1),其中“0”和“1”的寬度與單個碼元寬度相同。在接收端預先不知道信號單個碼元寬度(即碼元時鐘)的情況下,位同步模塊首先進行碼元寬度檢測。這一工作主要由碼元寬度計數器完成。該計數器在高速全局時鐘驅動下分別對信號中的“0”、“1”電平進行寬度計數。

?

?

　　由于發送的是0101序列,因此碼元寬度計數器的計數值N將保持在一定閾值范圍內,這一N值表示了發來信號碼元寬度相當于N個全局時鐘寬度。由此,位同步模塊便獲得了發來信號的單個碼元寬度信息。之后,位同步模塊在傳輸信號的上升沿或下降沿啟動本地N計數器,產生與發端信號同頻的本地時鐘S2。S2經過一個定值延時器延時Nx個全局時鐘寬度后,得到信號S3。S3與S1在鑒相器" title="鑒相器">鑒相器中進行異或門鑒相,其結果為S4。由圖3可見,若S4中高電平寬度等于Nx個全局時鐘寬度,則本地時鐘S2與發端時鐘S1同相。若S4中高電平寬度大于Nx,則本地時鐘滯后,反之則超前。由此得到了本地時鐘超前或滯后的信息。控制器根據這一信息對本地N計數器進行加、扣脈沖操作,使得本地時鐘與發端時鐘保持同相。

　　在m序列中,連0、連1的情況很多,為了防止鑒相器在此期間誤操作,設計了判別及控制電路,在信號出現連0或連1時使鑒相器不操作,讓本地N計數器始終以N為計數值計數。采用這種同步方法后,不僅誤碼儀同步適應范圍加寬,而且本地恢復時鐘的精度也僅與全局時鐘有關,而與發端信號速率無關。實際測試證實,在信號存在50個連0時,位同步模塊仍能正常工作。

2.2 序列同步模塊

　　前面已經提到,m序列是周期序列,測試序列和檢驗序列的比較應以周期內的同一位置作為起點。因此,在序列比較前應首先進行序列同步。常見的序列同步方法有:滑動相關捕捉法、序列相關捕捉法、SAW器件捕捉法等^[6]。這些方法都是利用序列的相關特性進行同步的,存在著結構復雜、同步時間較長等缺陷,不適合用FPGA實現。為了使誤碼儀能在不知道發送端序列發生器初始狀態的情況下進行快速盲同步,在實際設計中采用了開關門m序列同步算法^[7]。其原理框圖如圖4所示。

?

　　在初始狀態下,開關K置于B位置,發端送來的測試序列在完成位同步后移位送入寄存器an-1…a0。存滿后,開關K置于A位置。寄存器an-1…a0和模二加法器在本地時鐘的驅動下產生出檢驗序列。由于m序列的下一存儲器狀態組合僅取決于當前的狀態組合,因此,如果最初的9個接收碼元是正確的,則隨后產生的所有碼元都是與測試序列相同和同步的。之后,測試序列與檢驗序列需要進行一次相關比較,如在若干個(如5個)碼元周期內其相關值超過閾值,則可認為兩序列同步,否則需要重新進行同步操作。

　　采用這一方法后,序列同步時間大大縮短,有利于進行快速測試。

2.3 單片機軟件的設計

　　單片機在誤碼儀中承擔著控制核心的作用。其實際工作流程如圖5所示。

?

　　儀器加電復位后單片機首先配置FPGA。配置成功后,單片機等待用戶的鍵盤指令并確定測試模式和速率。根據用戶的選擇,單片機將及時地調整FPGA內各模塊的工作參數。用戶選擇測試開始后,單片機首先檢測FPGA中位同步模塊是否工作正常。根據位同步模塊的工作情況,單片機可向用戶發出無信號及失步告警,提示用戶檢查線路。位同步成功后,單片機每隔1秒讀取一次誤碼數據并進行分析計算。若誤碼率大于0.5,則認為序列同步失敗,單片機要求序列同步模塊重新進行同步操作。若連續3秒同步無效,則認為位同步失效,單片機將發出失步告警,并提醒用戶發送端速率可能已改變或信道干擾嚴重。在此期間,誤碼率的顯示和存儲都不受影響。

　　在發生誤碼事件后,單片機會及時地通過I2C總線將其存儲于外部E2PROM中,并及時上傳PC機。用戶可通過LCD實時地了解誤碼測試情況,并在測試中隨時查詢存儲器中的誤碼信息。

3 誤碼儀的擴展和再升級

　　智能誤碼儀的設計和開發面向的是多種傳輸信道。為了適應不同信道的傳輸方式,設計了大量的外部接口配件,每一種配件提供了不同的碼型變換(HDB3等)和信號調制解調方式(FSK等)。用戶可以根據實際測試需要進行選擇。采用這種靈活的配置方式后,用戶不僅降低了使用成本,而且提高了測試的針對性。

　　為了提高該誤碼儀的再升級和可移植能力,選用了單片機和FPGA作為核心器件。其中FPGA采用模塊化的設計思想,其中的成熟模塊可被其它基于FPGA的系統或模塊調用。對于那些需要隨時測試信道誤碼而又不希望另外購買誤碼儀的用戶來說,將已設計好的測試模塊移植到自己的系統中將是一個不錯的選擇。同時,FPGA的正常運行需要對其進行正確的配置,不同的配置文件將使FPGA產生不同的工作效能。用戶通過下載最新的配置文件可以方便地實現系統的軟升級。

近幾年來,“虛擬儀器”技術逐漸成熟,讓PC機直接配置或部分控制FPGA不僅可以減輕單片機的工作負擔,而且可以通過修改PC機上的軟件實現對專用信道測試功能的優化。本文所介紹的誤碼儀在開發時已注意在這方面留下足夠的拓展空間,只要開發出更為復雜的PC機客戶端服務程序,無需改動現有的設備就能實現在PC機上進行誤碼測試操作。

　　本文所介紹的智能誤碼儀采用大規模可編程集成電路作為核心,具有體積小巧、成本低廉、性能優異、可拓展能力強的特點。尤其是FPGA中的自適應位同步模塊和快速序列同步模塊設計獨特、功能完善,具有較高的應用價值。隨著該誤碼儀外部設備的不斷完善和改進,它將向更多的專業用戶提供更全面更優質的支持與服務。

?

參考文獻

1 趙雅興.FPGA原理、設計與應用.天津:天津大學出版社,1998.10

2 徐志軍.大規模可編程邏輯器件及其應用.西安:電子科技大學出版社,2000.11

3 胡漢才.單片機原理及系統設計.北京:清華大學出版社,2001.10

4 張厥盛,鄭繼禹,萬心平.鎖相技術.西安?押電子科技大學出版社,? 1994.06

5 樊昌信, 詹道庸, 徐炳祥等.通信原理.北京:國防工業出版社,1995.10

6 查光明.擴頻通信.西安?押電子科技大學出版社, 1990.12

7 Simon M K,? Omura J K,? Scholtz R A and Levitt B? K. Spread Spectrum Communications. Computer Science