摘要： 設計了一種應用于Σ-ΔA/D轉換器的濾波器結構，采用梳狀濾波器和半帶濾波器級聯的多級形式實現。梳狀濾波器采用開關降頻和流水線級聯形式，降低了功耗和復雜度；半帶濾波器采用多相結構，數據量減少了近50%。該抽取濾波器信噪比達到98 dB，可以滿足高精度A/D轉換器的設計要求。
關鍵詞： 過采樣；開關降頻；多相結構；梳狀濾波器
利用超大規模集成電路技術實現高精度的A/D轉換器通常采用過采樣技術，該技術包括調制器和數字濾波兩部分。由于調制器的輸出僅僅是對模擬信號的粗略量化，而數字濾波器主要是對調制器的輸出進行處理，其處理包括：(1)將基帶外的量化噪聲進行過濾；(2)由于調制器的輸出為輸入信號Nyquist率的M倍的數字碼流，因此要對其進行M倍的降頻，使輸出的頻率為Nyquist率；(3)將數據碼流進行編碼，得到與模擬信號對應的數字值。因此數字濾波器是過采樣A/D轉換器中最大最復雜的器件，同時也決定了A/D轉換器面積的大小。
1 抽取濾波器結構分析
從濾波器結構的復雜程度上分析，當采用單級濾波器來實現時，根據FIR濾波器的系數數目正比于濾波器的輸入頻率fs與過渡帶寬Δf的比值的理論[1]，如果用多級濾波器來實現，每一級的fs/Δf都可以得到很大的降低，總的fs/Δf也可以得到降低，同時也減少了濾波器的系數數目，結構變得簡單。
從功耗和面積上分析，濾波器的功耗與濾波器的階數和工作頻率成正比，若采用多級實現，階數和工作頻率都將大大降低。一般而言[2]，過采樣率在32~128之間時，多級實現的功耗是單級實現功耗的8%~15%。根據以上理論，在實現抽取濾波器時采用多級來實現。本設計中前級調制器的過采樣率為32，在抽取濾波時將進行32：1的降頻。由于梳狀濾波器的阻帶很窄，并以ω=2πk/N為中心周期重復，因此，可以用于多級抽取的第一級濾波器，后級可以采用多個半帶濾波器來實現。由于半帶濾波器的過渡帶過寬，加上梳狀濾波器可能會導致通帶內幅度下降，故最后一級可以采用一個FIR濾波器進行補償。抽取濾液器框圖如圖1所示，x(n)為輸入信號按照Nyquist率采樣得到的數字系列，y(m)為序列x(n)抽取后得到的新序列。
2 濾波器設計及仿真
在本設計中，過采樣率為32，對多級抽取濾波器來說，主要目的是減少運算量和數據的存儲量，這兩項都與濾波器的長度有關。長度N是級數和各級抽取率的復雜函數，從N的最小角度出發[3]，選取第一級的梳狀濾波器的抽取率為8，后面采用2個半帶濾波器分別進行抽取率為2的降頻。
由于單級梳狀濾波器的傳輸函數在各區間內只有一個一階零點，其衰減不足以使ADC實現更高分辨率。這時，最好采用(L+1)級梳狀濾波器級聯的形式(L為調制器的階數[4])。本設計中前級調制器階數為4，所以梳狀濾波采用5級串聯形式，抽取率M為8。
實現梳狀濾波器有多種方式，本設計采用圖2所示的開關降頻方式來實現[5]。因為其差分操作是在較低頻率下實現，功耗較低；頻率抽取在積分器之后、差分器之前進行，減少了所需要的存儲單元。
5階的梳狀濾波器可以采用流水線級聯形式來實現，圖3為3階梳狀濾波器的結構圖。5階的框圖可以以此類推來實現。
對于濾波器的字長選擇，理論上字長越長越好，但是字長的增加意味著運算量的增大，特別在硬件實現時，將增加電路的復雜度。由濾波器的頻率響應可以看出，不計算歸一化因子，濾波器的系數全部為正整數。若調制器輸出Bi為1 bit碼流，則梳狀濾波器的字長可以用式(2)來確定[6]：
梳狀濾波器的寄存器字長為16 bit，對濾波器的位數進行截斷，最終的輸出可以確定為13 bit。
經過梳狀濾波器濾波后，輸出噪聲的頻譜密度為：
由式(1)得到的梳狀濾波器的幅頻特性如圖4所示。
2.2 半帶濾波器的設計及仿真
半帶濾波器是一種特殊的FIR低通濾波器，本設計采用多相結構來實現[7]，如圖5所示。輸入開關把輸入奇、偶序列的數據分別送到奇、偶兩條支路；輸出在兩條支路分別輸入一個新的數值后才產生一個值，這樣可以使采樣率減半，而且濾波器一半的系數為零，計算的復雜度又降低近一半，同時系統的沖激響應對稱，這就大大降低了實現的復雜程度。
本設計采用窗函數法(凱澤窗法[8])設計。為了得到濾波器所需階數L，首先要計算過渡帶寬Δf。根據半帶濾波器的特性：
同樣地可以設計第二級的半帶濾波器。圖6給出了第一級、第二級半帶濾波器的幅頻特性圖。
兩級半帶濾波的系數分別如表1、表2所示。
采用量化后的系數得到的濾波器的特性會有所變化，圖7給出了第二級半帶濾波器采用量化系數后幅頻特性的變化。從圖中可以看出其阻帶波動變大，阻帶衰減變小。
2.3 FIR補償濾波器
由于梳狀濾波器的通帶內幅度響應一般有1 dB以上的下降，故在最后一級采用FIR線性相位濾波器來做基帶補償[9]。該補償器沒有抽取率的變化，因此可以不考慮在通帶之外的頻譜形狀，只要不放大帶外噪聲就可以。設計過程如下：
但根據以上步驟，對FIR補償器進行設計，由于未采用優化手段，因此階數較大，且效果不很明顯。
本文設計的濾波器，采用了開關降頻法能有效地減小芯片功耗，多相結構實現的半帶濾波器大大減少了數據量，信噪比達98 dB，可以用于16 bit的過采樣A/D轉換器的后級部分。為減少功耗、降低運算量、提高分辨率等方面的高精度數據采集有重要意義。
參考文獻
[1] 劉益成，羅維炳.信號處理與過抽樣轉換器[M].北京：電子工業出版社，1997.
[2] 許波，林爭輝.過采樣轉換器中數字濾波器設計[J].上海交通大學學報，2000(6).
[3] QUIQUEMPOIX V， BELLINI G. Digital decimation filter[P].US， 2004： 6， 233， 788.
[4] 郝志剛.一種改進的適用于Sigma-Delta ADC的數字抽取濾波器[J].電子與信息學報，2010(4).
[5] LOSADS R， LYONS R.Reducing CIC filter complexity[J].IEEE Signal Process Magazine， 2006， 23(4)： 124-126.
[6] WAKERLY J F.著.數字設計原理與實踐[M].林生，等譯. 北京：機械工業出版社，2004.
[7] CROCHIERE R E， RABINER L R. Multirate digital signal processing[M]. Prentice Hall， 1998.
[8] KUO S M， LEE B H著.實時數字信號處理[M].盧伯英譯.北京：中國鐵道出版社，2005.
[9] 樓順天.基于Matlab的系統分析與設計[M].西安：西安電子科技大學出版社，2005.