頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發展充滿信心。 最新資訊 Xilinx宣布400萬邏輯單元元件出貨 美商賽靈思(Xilinx)宣布400萬邏輯單元元件出貨，可提供等同于5,000萬以上ASIC邏輯閘，元件容量更比競爭產品高出4倍。首批出貨的Virtex UltraScale VU440 FPGA是新一代ASIC及復雜的SOC原型設計與模擬仿真的好選擇。除了具備等同于5,000萬的ASIC邏輯閘及高I/O腳數，Virtex UltraScale VU440 FPGA更運用了UltraScale架構的類ASIC時脈、新一代布線技術及各種邏輯模塊強化功能，提供元件使用率，適用于ASIC原型設計和大型模擬仿真。 發表于：1/26/2015 賽迪預測2015年中國集成電路產業發展十大趨勢 1月20日，“2015中國電子信息產業年會——趨勢前瞻與政策解讀”在京成功舉辦。本屆年會由工業和信息化部賽迪研究院主辦，賽迪智庫、賽迪顧問、中國電子報社承辦。 發表于：1/21/2015 業界認為很難判定臺積電輸在泄密 今《天下雜志》報導，由于內部取得“臺積電控告梁孟松損害營業祕密的二審判決書，從中發現，梁孟松對三星的“貢獻”之大，以及對臺積電傷害之大，遠超過之前外界所知。”不過，臺積電今表示，二審判決雖勝訴，且法院已限制梁孟松在今年底前不得至三星任職，但梁孟松一直在韓國，且臺韓并無引渡條約，對他是否在三星持續任職拿他沒辦法。 發表于：1/21/2015 Xilinx宣布業界最大容量半導體器件開始發貨 率先發貨的Virtex UltraScale VU440 FPGA，擁有提供超過5000萬個ASIC等效門及高出競爭產品4倍的容量，是新一代 ASIC和復雜 SOC原型設計及仿真應用的理想選擇 發表于：1/20/2015 Xilinx SDAccel開發環境通過Khronos OpenCL標準測試 All Programmable 技術和器件的全球領先企業賽靈思公司 (NASDAQ: XLNX) 今日宣布，其面向 OpenCL?、C 和 C++ 的 SDAccel? 開發環境現已順利通過 Khronos OpenCL 1.0標準一致性測試。 發表于：1/16/2015 聯電力拼28納米產能擴增 14納米擬Q2試產 晶圓代工廠臺聯電2015年將擴大28nm產 能，以及加快14nm進入量產階段。臺聯電28nm布局于去年底獲得重大突破，制程良率沖高至9成后，公司旋即積極展開產能擴充，預計今年中月產能將可達 2萬片，毛利率達平均水準，下半年28nm占營收比重可望突破一成。聯電去年第四季28nm投片量大幅成長，包括聯發科、高通等五家客戶晶片已進入量產， 使其28nm占去年第四季營收比重達5%。 發表于：1/16/2015 “FPGA與圖像處理”WorkShop，2月1日隆重登場！ ，《電子技術應用》特于2月1日下午舉辦一場“FPGA與圖像處理”WorkShop，歡迎報名！ 發表于：1/14/2015 浪潮研成處理器協同芯片組 使西方禁運失去意義 中國已經掌握了國際領先的32路高端容錯計算機的核心技術，浪潮正在開發性能更高、可靠性更強的64路系統高端容錯計算機系統，也將進一步拓展應用規模。天梭K1的目標市場份額是30%以上，同時把自主化進程向更深層次推進。 發表于：1/13/2015 為FPGA工程師節省十倍開發時間 對FPGA工程師而言，耗費數月精力做出的設計卻無法滿足時序要求，這是一件令人相當郁悶的事情。一般來說，解決時序問題的方式無非是修改設計源代 碼，并手動進行優化。這樣的傳統設計流程，受限于工程師的經驗，因為修改時很可能會引入新的Bug，或者在解決了一條關鍵路徑的時序問題時，影響到另外一 條關鍵路徑等等，因此并不高效，甚至是徒勞無益的。對于已有的優秀設計實現，并沒有相應機制確保這些經驗能夠應用到下一次設計中，這對公司來說是個極大的 浪費。 發表于：1/6/2015 PCHHighway1演示日展示12家硬件初創企業研發成果 PCH 公司及其孵化項目Highway1日前在美國舊金山舉辦第三個“演示日”。Highway1作為PCH的硬件孵化部門，致力于為有抱負的企業家和發明家提供有關產品設計、研發、制造以及推出市場的培訓課程。 發表于：12/19/2014 ?…199200201202203204205206207208…?
