頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發展充滿信心。 最新資訊 相控陣雷達天線陣面記錄回放系統 相控陣雷達廣泛應用，其天線陣面對記錄回放系統的數據速率要求提升。針對兩種傳統記錄回放系統架構的不足，結合其優點，設計并實現了一種新型的基于FPGA的記錄回放系統。該系統設計為板卡的形式，FPGA實現對硬盤的讀寫操作，采用自定義的文件系統對數據進行管理。經過測試，系統記錄速度可以達到292 MB/s, 回放速率為340 MB/s。實驗結果表明，該記錄回放系統性能穩定，通用性好，存儲速率滿足要求。 發表于：3/19/2015 SDSoC為嵌入式軟件開發工程師開辟新天地 2014年4月，Xilinx推出SDNet軟件定義規范環境，業內首次實現了“軟”定義網絡；2014年11月，Xilinx推出針對OpenCL?、C和C++的SDAccelTM開發環境SDAccess，利用FPGA實現數據中心應用加速。2015年3月，Xilinx公司SDx?系列開發環境的第三大成員——面向全可編程SoC和MPSoC的SDSoC開發環境誕生。借助SDSoC，嵌入式軟件開發工程師可以直接參與到產品的設計當中，而不再受限于對系統硬件架構或對硬件描述語言的了解。 發表于：3/12/2015 NI能否解決SDR設計挑戰 且看市場接受度如何 NI(美商國家儀器)在產業界最引為豪的產品線之一，莫過于業界知名的LabVIEW軟體，透過該軟體可以與PXI模組或是其他控制器配合，進行模組化量測或是環境監控等多種應用，所以在全球科技產業擁有一定的能見度。 發表于：3/12/2015 SDRAM在圖形生成電路中的應用 針對機載座艙顯示器對高分辨率圖形實時生成與顯示的應用需求，提出了一種基于SDRAM幀存的圖形生成電路實現方法。該方法以DSP作為圖形處理器執行圖形運算算法，以FPGA作為協處理器，對SDRAM幀存采取乒乓操作方式進行圖形數據緩沖處理，實現了圖形的實時生成。運用該方法只需兩片SDRAM器件即可實現分辨率高達1 600×1 200的圖形數據的實時生成與顯示處理；對時序參數和接口邏輯做少許修改，可生成多種分辨率圖形畫面。 發表于：3/11/2015 基于FPGA的高速數據存儲系統優化設計 針對遙測系統數據記錄裝置中數據傳輸速率與存儲速率不匹配的問題，提出Flash的并行存儲方案，采用交替雙平面的編程方式可以使得存儲器的存儲速率達到單片Flash最高存儲速率的2倍，即60 MB/s；對控制單元FPGA內部雙端口RAM的邏輯設計進行改進，解決了數據存儲異常的現象。在數據回收方面，提出了多備份的設計思想和備用讀數接口的設計方案，已在工程應用中得到成功實踐，驗證了該數據記錄裝置的可靠性。 發表于：3/10/2015 【Vivado使用誤區與進階】Tcl在Vivado中的應用 Xilinx的新一代設計套件Vivado相比上一代產品ISE，在運行速度、算法優化和功能整合等很多方面都有了顯著地改進。但是對 初學者來說，新的約束語言XDC以及腳本語言Tcl的引入則成為了快速掌握Vivado使用技巧的最大障礙，以至于兩年多后的今天，仍有很多用戶缺乏升級 到Vivado的信心。 發表于：3/5/2015 【Vivado使用誤區與進階】XDC約束技巧之時鐘篇 Xilinx 的新一代設計套件Vivado中引入了全新的約束文件XDC，在很多規則和技巧上都跟上一代產品ISE中支持的UCF大不相同，給使用者帶來許多額外挑 戰。Xilinx工具專家告訴你，其實用好XDC很容易，只需掌握幾點核心技巧，并且時刻牢記：XDC的語法其實就是Tcl語言。 發表于：3/5/2015 【Vivado使用誤區與進階】XDC約束技巧——CDC篇 上一篇《XDC約束技巧之時鐘篇》介 紹了XDC的優勢以及基本語法，詳細說明了如何根據時鐘結構和設計要求來創建合適的時鐘約束。我們知道XDC與UCF的根本區別之一就是對跨時鐘域路徑 （CDC）的缺省認識不同，那么碰到FPGA設計中常見的CDC路徑，到底應該怎么約束，在設計上又要注意些什么才能保證時序報告的準確性？ 發表于：3/5/2015 讓更多的用戶受益于強大的Vivado與UltraFAST 想到要寫這一系列關于工具和方法學的小文章是在半年多前，那時候Vivado已經 推出兩年，陸陸續續也接觸了不少客戶和他們的設計。我所在的部門叫做“Tools & Methodology Applications”，其實也是專為Vivado而設的一個部門，從Vivado的早期計劃開始，我和我的同事們就投入到了Xilinx和 Vivado的客戶們的推廣和支持中，我們給客戶做培訓，在市場活動上做報告，培訓和考核代理商，也去現場支持客戶的設計。 發表于：3/5/2015 【Vivado使用誤區與進階】用Tcl定制Vivado設計實現流程 上一篇《Tcl在Vivado中的應用》介紹了Tcl的基本語法以及如何利用Tcl在Vivado中定位目標。其實Tcl在Vivado中還有很多延展應用，接下來我們就來討論如何利用Tcl語言的靈活性和可擴展性，在Vivado中實現定制化的FPGA設計流程。 發表于：3/5/2015 ?…196197198199200201202203204205…?
