頭條 開啟工業4.0：集成EtherCAT和萊迪思FPGA實現高級自動化 隨著工業領域向實現工業4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統需求與日俱增。 然而，實施數字化轉型并非總是一帆風順。企業必須在現有環境中集成這些先進系統，同時應對軟件孤島、互聯網時代前的老舊設備以及根深蒂固的工作流程等挑戰。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。 最新資訊 工業控制中可編程序控制器的功能特點 工業中用到的控制器主要有可編程序控制器（PLC）、可編程自動化控制器（PAC）、總線工控機、嵌入式控制器、等類型。根據機電一體化系統的大小和控制參數的復雜程度，選用不同的微型計算機。 發表于：9/7/2019 NSITEXE采用新思科技方案 研制基于DFP的自動駕駛SoC測試芯片 據外媒報道，新思科技（Synopsys）宣布NSITEXE, Inc.利用新思科技的設計、驗證和IP解決方案，以及DesignWare®IP，成功研制出基于DFP（數據流處理器）的SoC測試芯片。DFP具有獨特架構，結合了用于處理龐大和復雜數據集的CPU和GPU，允許并行數據管理，并支持獨立應用的能力，具有高質量和高功效的并行性。 發表于：9/7/2019 主流軟件無線電芯片AD9361學習筆記 AD9361是ADI推出的面向3G和4G基站應用的高性能、高集成度的射頻解決方案。該器件集RF前端與靈活的混合信號基帶部分為一體，集成頻率合成器，為處理器提供可配置數字接口。AD9361接收器LO工作頻率范圍為70 MHz至6.0 GHz，發射器LO工作頻率范圍為47 MHz至6.0 GHz，涵蓋大部分特許執照和免執照頻段，支持的通道帶寬范圍為200 kHz以下至56 MHz。 發表于：8/28/2019 解析：汽車電子控制系統基本原理 汽車電子控制系統事先將一系列的指令程序儲存（在設計、制造時就已經定好了，電子控制單元輸入信號來自控制系統的各個傳感器）在ECU程序存儲器中。ECU工作時把接收分布在汽車各部位的傳感器送來的信號輸入信息與存儲器中的“標準參數”進行比較，根據結果控制執行器采取相應的動作。 發表于：8/23/2019 [走進吉利] 汽車電子開發人員如何應對智能化時代新挑戰 在新技術與新造車勢力沖擊下，傳統汽車開發方法的弊端日益明顯。在傳統汽車開發模式下，汽車被視為一種安全性能要求極高的專用機器，因此其電氣結構多采用定制化，不可擴展，也很難復用；另外，傳統汽車對于數據處理速度要求不高，傳統車載總線帶寬都比較低，汽車智能化的特征之一是將采集大量的需要實時處理的數據，沿用傳統車載總線架構難以滿足智能化需求；此外，傳統汽車電子系統還存在處理能力低、軟件更新操作復雜、不同模塊之間關聯度高等特點。 發表于：8/23/2019 基于FPGA藍牙通信技術的智能電子鎖系統 隨著人們安防意識的不斷增強和智能技術的持續發展，針對用戶對安全系數高的智能電子鎖的需求，使用FPGA藍牙通信技術設計了基于FPGA藍牙通信技術的智能電子鎖系統。通過手機APP直接控制電子鎖，對電子鎖進行雙重加密處理，具有開鎖、修改密碼，管理員控制用戶開鎖信息表，增添和刪除能開鎖的用戶信息等功能。經測試，系統使用方便，動態靈活，安全可靠。 發表于：8/22/2019 基于硬件加速器的高性能芯片仿真與驗證 展示了一款高性能無線局域網芯片采用硬件仿真加速器進行全芯片仿真與驗證的工作。該芯片采用了4發4收多天線、256QAM等技術，最高可以實現1.2 Gb/s的數據吞吐率。由于該芯片設計復雜，規模龐大，只使用傳統的軟件模擬和FPGA仿真難以實現芯片錯誤的快速定位與解決。在此情況下，使用硬件仿真加速器Palladium XP提供的全電路仿真方式(In-Circuit Emulation mode，ICE mode)成為了更為有效的方式。在實際應用中一個1 000幀的測試用例可以在20 min內完成，相比傳統的軟件模擬提高了400倍以上的效率，相比FPGA原型系統驗證則能夠提供所有所需要的波形供下載分析。該方法大大加快了復雜芯片的設計效率。 發表于：8/13/2019 高性能、高穩定，ST雙通道交錯式升壓PFC控制器問市 STNRGPF12是意法半導體的雙通道交錯式升壓PFC控制器，兼備數字電源的設計靈活性和模擬算法的快速響應性，控制器配置和優化的過程非常簡單，使用意法半導體的eDesignSuite軟件就可以輕松完成。 發表于：8/12/2019 波音將重新設計737 MAX飛行控制系統的軟件架構來解決缺陷問題 據外媒報道，當地時間8月2日，兩名知情人士透露，波音公司擬進一步重新設計737 MAX飛行控制系統的軟件架構，以解決6月份發現的缺陷問題。 發表于：8/6/2019 基于FPGA的深度學習目標檢測系統的設計與實現 針對當前深度學習目標檢測算法計算復雜度高和內存需求大等問題，設計并實現了一種基于FPGA的深度學習目標檢測系統。設計對應YOLOv2-Tiny目標檢測算法的硬件加速器，對加速器各模塊的處理時延建模，給出卷積計算模塊的詳細設計。實驗結果表明，與CPU相比，CPU+FPGA的異構系統是雙核ARM-A9能效的67.5倍，Xeon的94.6倍；速度是雙核ARM-A9的84.4倍，Xeon的5.5倍左右。并且，當前設計在性能上超過之前的工作。 發表于：8/2/2019 ?…29303132333435363738…?
