| 基于Innovus的復(fù)雜時(shí)鐘結(jié)構(gòu)分析及實(shí)現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大?。?span>657 K | |
| 標(biāo)簽： Innovus 物理實(shí)現(xiàn) 時(shí)鐘樹 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在先進(jìn)工藝節(jié)點(diǎn)下，隨著設(shè)計(jì)規(guī)模越來(lái)越大，時(shí)鐘頻率越來(lái)越高以及時(shí)鐘結(jié)構(gòu)越來(lái)越復(fù)雜，最終整個(gè)設(shè)計(jì)收斂對(duì)于時(shí)鐘質(zhì)量的依賴越來(lái)越明顯。針對(duì)類似多輸入動(dòng)態(tài)mux復(fù)雜時(shí)鐘、IP模塊多內(nèi)部輸出時(shí)鐘等復(fù)雜的時(shí)鐘結(jié)構(gòu)，采用分析時(shí)鐘框圖及基于Innovus工具從網(wǎng)表中提取時(shí)鐘結(jié)構(gòu)的分析方式進(jìn)行時(shí)鐘結(jié)構(gòu)上的詳細(xì)梳理，提出針對(duì)時(shí)鐘結(jié)構(gòu)分析及clock spec的優(yōu)化方法。同時(shí)在一個(gè)超大規(guī)模的16 nm top design上基于優(yōu)化后的clock spec進(jìn)行CTS，并結(jié)合multi-tap的clock tree做法，從得到的結(jié)果可以發(fā)現(xiàn)在run time、clock latency等方面都有較大的提升，能夠滿足項(xiàng)目要求的時(shí)鐘長(zhǎng)度等要求，有效避免block接口的時(shí)序沖突。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
aetmagazine 的最新分享
- 國(guó)產(chǎn)高性能PLC綜合測(cè)試平臺(tái)設(shè)計(jì)
- 批產(chǎn)衛(wèi)星自動(dòng)化測(cè)試系統(tǒng)研究與實(shí)現(xiàn)
- 基于VMD-LSTM的非侵入式負(fù)荷識(shí)別方法
- 基于平均電流模式的同步Buck數(shù)字電源設(shè)計(jì)研究
- 基于以太網(wǎng)的FPGA遠(yuǎn)程調(diào)試系統(tǒng)設(shè)計(jì)
- 毫米波CQFN外殼地孔設(shè)計(jì)與優(yōu)化
- K波段緊湊型收發(fā)前端組件的設(shè)計(jì)
- 射頻模塊中晶振對(duì)電磁兼容影響研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2