| 基于先進(jìn)CMOS工藝的多通道Gbps LVDS接收器 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：wwei | |
| 文檔大小：205 K | |
| 標(biāo)簽： 模數(shù)轉(zhuǎn)換器 多通道LVDS 鎖相環(huán) | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在SIP（System In a Package）系統(tǒng)中集成具有LVDS（Low-Voltage Differential Signal）接口的多通道高速模數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter，ADC）時，面臨不同LVDS輸出通道延時不同所導(dǎo)致的數(shù)據(jù)采集錯誤的問題，為此設(shè)計了一個多通道自適應(yīng)LVDS接收器。通過采用數(shù)據(jù)時鐘恢復(fù)技術(shù)產(chǎn)生一個多相位的采樣時鐘，并結(jié)合ADC的測試模式來確認(rèn)每一個通道的采樣相位，能夠自動對每一個通道的延時分別進(jìn)行調(diào)整，以達(dá)到對齊各通道采樣相位點，保證數(shù)據(jù)正確采集的目的。最后，基于先進(jìn)CMOS工藝進(jìn)行了接收器的設(shè)計、仿真、后端設(shè)計實現(xiàn)和流片測試，仿真和流片后的板級測試結(jié)果均表明該接收器能夠?qū)νǖ姥舆t進(jìn)行自動調(diào)節(jié)以對齊采樣相位，且最大的采樣相位調(diào)節(jié)范圍為±3 bit，信噪比大于65 dB，滿足了設(shè)計要求和應(yīng)用需求。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2