- 格式 資料名稱(chēng) 上傳時(shí)間
- 西電verilog實(shí)驗(yàn)報(bào)告 2022-07-01
- verilog hdl教程135例 2018-07-03
- verilog學(xué)習(xí)資料 2018-07-02
- 華為verilog基本電路指導(dǎo)書(shū) 2017-11-22
- Design Safe Verilog State Machine（S 2017-09-11
- Verilog編碼中的非阻塞性賦值 2017-07-21
- 數(shù)電Verilog相關(guān)課件 2017-07-15
- Verilog HDL硬件描述語(yǔ)言 2017-04-18
- 用Verilog實(shí)現(xiàn)8255芯片功能 2017-01-12
- 基于DE2開(kāi)發(fā)板的計(jì)算器設(shè)計(jì) 2015-08-13
- fpga開(kāi)發(fā)板DE2實(shí)驗(yàn)講義 2015-08-13
- DE2中文用戶(hù)手冊(cè) 2015-08-13
- DE2平臺(tái)應(yīng)用及DSP_Builder技術(shù) 2015-08-13
- DE2平臺(tái)應(yīng)用 2015-08-13
- DE2開(kāi)發(fā)板說(shuō)明書(shū) 2015-08-13
- DE2開(kāi)發(fā)板管腳分配圖 2015-08-13
- DE2_實(shí)驗(yàn)練習(xí)解答—lab6_Adders_Subtractors_ 2015-08-13
- DE2_實(shí)驗(yàn)練習(xí)解答—lab5_Clocks_and_Timers_【 2015-08-13
- DE2_實(shí)驗(yàn)練習(xí)解答—lab4_counters【verilog】【d 2015-08-13
- DE2_實(shí)驗(yàn)練習(xí)解答—lab_3：鎖存器、觸發(fā)器和寄存器(digita 2015-08-13
- DE2_實(shí)驗(yàn)練習(xí)解答—lab_2：數(shù)字和顯示(digital_Logi 2015-08-13
- DE2_實(shí)驗(yàn)練習(xí)解答—lab_1_(Digital_Logic)_(D 2015-08-13
- 基于導(dǎo)航基帶芯片的UART的設(shè)計(jì)和仿真 2013-04-10
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2