| 基于DE2開發板的計算器設計 | |
| 所屬分類：解決方案 | |
| 上傳者：hbcxzcj | |
| 文檔大?。?span>437 K | |
| 標簽： Altera Verilog Quartus II | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：本設計是使用verilog編寫一個運算系統，其功能是實現4位整數的加、減、乘、除運算。運算時通過矩陣鍵盤輸入運算類型和運算所需要的數據，然后通過內部電路處理，并將計算的結果送于LCD1602顯示。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2