關鍵字：DSP FPGA 機載總線接口
1 ARINC429總線簡介
在現代民用飛機上，系統與系統之間、系統與部件之間需要傳輸大量信息。ARINC規范就是為了在航空電子設備之間傳輸數字數據信息而制定的一個航空運輸的工業標準。
ARINC429（以下簡稱429）總線協議是美國航空電子工程委員會（Airlines Engineering Committee）于1977年7月提出的，并于同年發表并獲得批準使用。它的全稱是數字式信息傳輸系統DITS。協議標準規定了航空電子設備及有關系統間的數字信息傳輸要求。ARINC429廣泛應用在先進的民航客機中，如B-737、B-757、B-767，俄制軍用飛機也選用了類似的技術。我們與之對應的標準是HB6096-SZ-01。ARINC429總線結構簡單、性能穩定，抗干擾性強。最大的優勢在于可靠性高，這是由于非集中控制、傳輸可靠、錯誤隔離性好。
429總線采用雙絞屏蔽線傳輸信息，通過一對雙絞線反相傳輸，具有很強的抗干擾能力。而調制方式則采用雙極歸零制的三態碼方式，即信息由“高”、“零”和“低”狀態組成的三電平狀態調制。429電纜上的信號及經電平轉換后的信號如圖1所示。429總線每一個字為32位，它的字同步是以傳輸周期至少4位的時間間隔也就是4位碼字為基準的。
圖1 429信號及電平轉換后的波形
2 系統總體方案
429總線接口板的主要功能是在429信號及相關外設之間起到橋梁作用，它既能接收雙極歸零制的429信號并將其轉換為數字信號送入計算機或其它設備，又可將計算機或其它設備發出的數字信號轉換為429信號輸出。本文介紹的總線接口板采用FPGA和DSP實現四路429信號接收通道和四路429信號發送通道，且每路通道之間相互獨立。在這個接口板中，每兩個數據字之間的時間間隔可調，每一個收發通道能單獨定義字間隔長度，每個通道校驗方式可單獨定義為奇校驗或偶校驗，數據發送可以選擇單幀發送或自動重復發送（重復發送某一幀）。
整個接口板由調制電路、解調電路、FPGA、DSP和雙口RAM組成，如圖2所示。
圖2 接口板硬件結構圖
3 硬件電路設計
3.1 調制解調電路設計
429信號進入接口板后，首先要把429信號轉換為數字電路可以識別的TTL電平。這里采用HOLT公司的HI-8482實現信號的解調，將標準的429總線信號轉換成5V TTL數字信號。為了降低干擾，在429總線信號的四個輸入管腳分別接入39pF的高精度軍品電容；采用HOLT公司的HI-8585芯片實現信號的調制，將TTL數字電平轉換為標準的429信號。
3.2 FPGA內部邏輯設計
按照429信號的編碼格式、特點、傳輸規則以及協議要求，選用一片ALTERA公司的ACEX1K型的FPGA發送和接收四路數據。每一路分為接收部分和發送部分。
接收部分的主要作用是通過串/并轉換將串行數據轉換為32位并行數據，并對收到的數據自動實行差錯控制。對于字間隔、位間隔出錯等錯誤能進行自動檢測，若無錯誤，則將數據分兩次送至DSP的16位數據總線上，以供讀取。接收模塊結構框圖如圖3所示。
圖3 接收模塊結構框圖
發送部分的主要功能是將DSP送入的數據暫存在FPGA內部的FIFO中，等待發送命令。一旦接到發送控制指令，FIFO輸出數據并通過并/串轉換將并行數據轉換為串行數據，同時加入預先設定的間隔。用戶可通過寫控制寄存器選擇發送模式（即單幀發送或自動重復發送）、發送通道延遲設定、發送通道字間隔設定，還可通過讀取狀態位檢查它的工作狀態（發送緩沖器空、發送緩沖器滿和是否正在發送）。發送模塊結構框圖如圖4所示。
圖4 發送模塊結構框圖
FPGA內部結構是基于SRAM的，因此需要一片配置芯片固化內部邏輯。為了便于調試，采用JTAG模式和被動串行模式（PS）兩種配置模式，調試時使用JTAG模式直接將邏輯寫入FPGA內部，調試好后再用PS模式將程序寫入配置芯片。通過對FPGA和配置芯片上的引腳進行跳線，可選擇不同的配置方式。跳線電路如圖5所示。
圖5 FPGA配置跳線設置
FPGA作為DSP的一個I/O外設，必然要對它的寄存器地址統一編址。在此將FPGA編址在DSP的I/O空間。由于FPGA的接收通道和發送通道是共用DSP的16位數據線的，故接收通道和發送通道的數據寄存器可以占用一個地址。表1是FPGA各通道寄存器分配的地址。
表1 FPGA內部各通道寄存器地址
3.3 DSP與FPGA及外部設備的通信
DSP（digital signal processor）是一種獨特的微處理器，是以數字信號來處理大量信息的器件。其工作原理是接收模擬信號，轉換為0或1的數字信號。再對數字信號進行修改、刪除、強化，并在其他系統芯片中把數字數據解譯回模擬數據或實際環境格式。它不僅具有可編程性，而且其實時運行速度可達每秒數以千萬條復雜指令程序，遠遠超過通用微處理器，是數字化電子世界中日益重要的電腦芯片。它的強大數據處理能力和高運行速度，是最值得稱道的兩大特色。
在整個系統的設計中，DSP主要用于控制FPGA工作、數據中轉、與外設主機通信。利用DSP向FPGA寫控制字，其中包含幀間隔長度大小等信息，可對FPGA進行控制；另外，根據FPGA的反饋狀態，可做出相應的控制調整。考慮到用于控制FPGA的I/O口比較多，選用的DSP是TI公司的TMSLF2407A。TMSLF2407A的復用外圍I/O口多達39個[2],圖6是DSP與FPGA之間的具體連接。
圖6 DSP與FPGA的連接示意圖
DSP提供I/O操作信號/IS、讀寫選定信號R/W、讀使能信號/RD、寫使能信號/WE以及地址線低四位A0、A1、A2、A3。通過這些控制邏輯信號可區分四路通道及每路通道的高低字。
DSP和FPGA提供的其它輔助的控制和狀態信號還包括：四路發送使能信號/ENTX[03],低電平有效；四路發送停止信號/TXT[03],低電平有效；接收數據到達信號/RER[03],用于告知DSP準備接收某一路通道已經到達的數據；發送數據準備好信號/TXR[03]信號，用于告知各個發送通道中是否還有未發出的數據暫存在FIFO里，低電平表示沒有數據；發送通道FIFO滿信號FUL[03],高電平有效；GLOBCLRN信號，用于FPGA初始化時對其內部進行全局清零；TESTREQ信號，用于對整個系統的自檢。
整個電路板是通過雙口RAM與外設主機進行通信的，雙口RAM負責暫存外設要發送的數據和暫存FPGA處理過的數據。可把它大致分為8個區，每一個區負責存放四路接收通道和四路發送通道中的一路數據及控制字。利用雙口RAM左右兩中斷的信箱可指揮接口板進行相應的操作。
4 軟件設計
軟件的設計主要是DSP編程，DSP程序的主要任務就是初始化、管理DSP外圍電路、控制FPGA的收發數據以及與外設交互。DSP的主程序流程圖如圖7所示。
圖7 DSP主程序流程圖
整個接口電路板調試通過后，經過測試可以同時接收和發送四路ARINC429信號。這就解決了以往接口電路板通道數太少的瓶頸。
本系統利用FPGA密度高、結構靈活、設計時間短和可編程的優點，實現了對某路ARINC429信號的獨立處理，再加上TI公司2000系列DSP豐富的I/O接口和較普通單片機更快的速度，實現了對FPGA的控制管理及與外設的通信。因此本系統對當今民用飛機機載數據通信總線互聯提供了一種新型、先進的方法，具有相當普遍的實用意義。