某型裝備電視測(cè)角儀給其檢測(cè)儀提供電視信號(hào)的同時(shí)還需要對(duì)電視信號(hào)進(jìn)行變焦控制，來進(jìn)行大小視場(chǎng)的變換，以便射手觀察被捕獲的彈標(biāo)信號(hào)[1]，這就需要設(shè)計(jì)一種可靠性好，便于攜帶的設(shè)備可以接收電視測(cè)角儀所采集的電視信號(hào)，同時(shí)對(duì)電視信號(hào)進(jìn)行處理，實(shí)現(xiàn)視場(chǎng)變換功能。FPGA內(nèi)部含有豐富的可編程硬件資源，能夠同時(shí)兼顧速度和靈活性，提高電路集成度，應(yīng)用在諸如實(shí)時(shí)圖像處理、聯(lián)合戰(zhàn)術(shù)無線電通信系統(tǒng)、網(wǎng)絡(luò)攝像等領(lǐng)域[2]綜合FPGA的優(yōu)勢(shì)，本系統(tǒng)選用FPGA作為視頻圖像處理的核心器件完成設(shè)計(jì)。
1 雙三次插值算法原理
    圖像插值是圖像處理的一個(gè)基本問題，應(yīng)用廣泛。根據(jù)原始像素點(diǎn)的值對(duì)像素之間的值給出估計(jì)，并力求估計(jì)出的數(shù)值接近真實(shí)值，將此點(diǎn)的值與原始像素點(diǎn)的值組合成為新的圖像，即為圖像插值。雙三次插值算法利用待插值點(diǎn)周圍4×4鄰域內(nèi)的16個(gè)點(diǎn)作為權(quán)系數(shù)進(jìn)行三次插值。典型的雙三次插值核函數(shù)只與一個(gè)自由變量有關(guān)，又當(dāng)自由變量a取-0.5時(shí)鄰域4×4的雙三次插值在圖像處理中應(yīng)用最為廣泛[3-4]，因此本設(shè)計(jì)采用雙三次插值算法的同時(shí)令自由變量取-0.5，則雙三次插值核函數(shù)如式(1)所示：
  
2 系統(tǒng)總體設(shè)計(jì)
    系統(tǒng)總體設(shè)計(jì)如圖1所示，F(xiàn)PGA不能直接對(duì)模擬信號(hào)進(jìn)行處理，而標(biāo)準(zhǔn)電視信號(hào)屬于模擬信號(hào)，所以首先要對(duì)測(cè)角儀提供的PAL制電視信號(hào)進(jìn)行A/D轉(zhuǎn)換，而后FPGA內(nèi)部模塊對(duì)轉(zhuǎn)換后的信號(hào)進(jìn)行分離,將原信號(hào)分離成消隱信號(hào)、同步信號(hào)與圖像數(shù)據(jù)，再接收到視場(chǎng)變換命令后對(duì)圖像數(shù)據(jù)進(jìn)行插值運(yùn)算，并將運(yùn)算后的圖像數(shù)據(jù)連同消隱信號(hào)、同步信號(hào)一并送入D/A轉(zhuǎn)換芯片，D/A芯片將轉(zhuǎn)換后的模擬信號(hào)和消隱信號(hào)、同步信號(hào)進(jìn)行時(shí)序上的復(fù)合，由此產(chǎn)生經(jīng)過插值處理的標(biāo)準(zhǔn)PAL制電視信號(hào)，發(fā)送到顯示器進(jìn)行顯示。如果沒收到視場(chǎng)變換命令，則直接輸出從測(cè)角儀所接收到的原始電視信號(hào)。圖2為系統(tǒng)工作流程圖。

2.1系統(tǒng)硬件設(shè)計(jì)
    (1)FPGA最小系統(tǒng)：包括Altera公司Cyclone II系列EP2C35芯片、電源電路、晶振電路、SDRAM芯片和配置電路,晶振用來給系統(tǒng)提供所需的時(shí)鐘頻率，在利用FPGA采集圖像時(shí)，需要存儲(chǔ)大量的數(shù)據(jù)，因此選用而同步動(dòng)態(tài)存儲(chǔ)器(SDRAM)來存儲(chǔ)數(shù)據(jù)。
    (2)A/D轉(zhuǎn)換電路：對(duì)視頻信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換是通過芯片ADV7181實(shí)現(xiàn)的。ADV7181是一款集成的視頻解碼器，支持多種格式的模擬視頻信號(hào)輸入，可以自動(dòng)檢測(cè)PAL、SECAM及其兼容的各種標(biāo)準(zhǔn)模擬電視信號(hào)。
    (3)D/A轉(zhuǎn)換電路：D/A轉(zhuǎn)換電路主要由ADV7123芯片構(gòu)成。ADV7123是ADI公司的一款高速的數(shù)模轉(zhuǎn)換芯片，內(nèi)部集成有3路10位精度的D/A轉(zhuǎn)換器，分別用于RGB數(shù)字信號(hào)D/A轉(zhuǎn)換[5]。ADV7123芯片提供有3路數(shù)字輸入接口以及消隱和同步控制信號(hào)。完全能夠滿足本設(shè)計(jì)需要。ADV7123與FPGA的連接電路原理圖如圖3所示。

    (4)串口通信電路：串口通信有多種工業(yè)標(biāo)準(zhǔn)，這里采用的是RS232接口電平規(guī)范，Altera公司的FPGA系列器件的I/O標(biāo)準(zhǔn)定義邏輯1對(duì)應(yīng)為2 V~3.3 V電壓，標(biāo)準(zhǔn)邏輯0對(duì)應(yīng)0 V~0.4 V電壓；而RS232標(biāo)準(zhǔn)采用負(fù)邏輯方式，標(biāo)準(zhǔn)邏輯1對(duì)應(yīng)-5 V~-15 V，標(biāo)準(zhǔn)邏輯0對(duì)應(yīng)+5 V~+15 V。顯然兩者間要進(jìn)行通信必須經(jīng)過信號(hào)電平的轉(zhuǎn)換，故使用美信公司的MAX232芯片作為電平轉(zhuǎn)換電路。
2.2 FPGA關(guān)鍵模塊設(shè)計(jì)
　 基于雙三次插值算法的視頻信號(hào)模塊設(shè)計(jì)：由小視場(chǎng)到大視場(chǎng)的變換過程，可以看作是視頻圖像放大的過程，不同的是這里僅僅需要將彈標(biāo)信號(hào)所處的位置圖像進(jìn)行放大，以便射手觀察。
　(1)視頻信號(hào)解碼模塊：視頻信號(hào)解碼模塊功能是從已經(jīng)過模數(shù)轉(zhuǎn)換后的視頻數(shù)據(jù)流中提取出有效視頻信號(hào)的亮度信號(hào)，同時(shí)分離出同步信號(hào)與消隱信號(hào)。
　(2)緩存控制模塊：緩存控制模塊主要功能是將采集的視頻圖像數(shù)據(jù)存入SDRAM，在收到指令后送出圖像數(shù)據(jù)以便后續(xù)圖像處理模塊對(duì)圖像進(jìn)行插值處理。
   (3)視場(chǎng)變換區(qū)域設(shè)定模塊:由于系統(tǒng)接收的視頻信號(hào)格式為PAL制，每幀視頻圖像的有效像素為720×576，系統(tǒng)可以根據(jù)觀察的需要，對(duì)測(cè)角儀幾種不同工作狀態(tài)下的電視圖像進(jìn)行插值放大。
　(4)像素矩陣構(gòu)建模塊：根據(jù)雙三次插值算法的原理可知,計(jì)算的對(duì)象是一個(gè)4×4的像素矩陣，而FPGA無法直接將4×4的矩陣按照位置賦予權(quán)值并在兩個(gè)方向上進(jìn)行卷積運(yùn)算,因此使用此模塊作為數(shù)據(jù)緩存來實(shí)現(xiàn)像素矩陣的構(gòu)造,實(shí)現(xiàn)4行數(shù)據(jù)的并行輸出，即一列4個(gè)像素點(diǎn)的并行輸出，便于后續(xù)的4×4矩陣運(yùn)算[6]。
　(5)插值點(diǎn)像素計(jì)算模塊：完成插值點(diǎn)像素計(jì)算任務(wù)， 此模塊包含查表模塊（table_look）、乘加器（altmult_add）、乘法器（lpm_mult）、并行加法器(paraller_add)在內(nèi)的幾個(gè)子模塊來共同完成一系列計(jì)算。在接收好像素矩陣后，對(duì)緩存的像素矩陣進(jìn)行水平和垂直兩個(gè)方向上的卷積運(yùn)算，得到插值點(diǎn)的像素值，此處兩次卷積運(yùn)算首先在水平方向上，4個(gè)像素點(diǎn)的值與各自權(quán)值進(jìn)行卷積運(yùn)算得出一個(gè)臨時(shí)參考點(diǎn)的值，再在垂直方向上將4個(gè)臨時(shí)參考點(diǎn)的值與各自權(quán)值進(jìn)行第二次卷積運(yùn)算，得到的值即為插值點(diǎn)像素值。在此使用4個(gè)乘加器完成像素矩陣4個(gè)水平方向上的卷積運(yùn)算，然后計(jì)算出來的4個(gè)數(shù)值進(jìn)入相應(yīng)乘法器與各自的權(quán)值相乘，最后通過并行加法器完成垂直方向上的卷積運(yùn)算，同時(shí)輸出待插值點(diǎn)的值。插值點(diǎn)像素計(jì)算模塊頂層原理如圖4所示。

　(6)像素插值模塊：像素差值模塊主要功能是將計(jì)算好的插值點(diǎn)像素插入原圖像素點(diǎn)中，每完成一次插值，使一幀圖像總像素?cái)?shù)變成上一幀的兩倍，同時(shí)輸出本幀圖像，經(jīng)過多次插值并輸出連續(xù)圖像后，便達(dá)到視場(chǎng)變換效果。
　(7)視頻信號(hào)編碼模塊：視頻信號(hào)編碼模塊功能是將經(jīng)過插值處理后所得到的新圖像的亮度信號(hào)轉(zhuǎn)換為標(biāo)準(zhǔn)的數(shù)字視頻流，連同解碼時(shí)所分離的消隱信號(hào)、同步信號(hào)一起送入數(shù)模轉(zhuǎn)換電路，轉(zhuǎn)換成標(biāo)準(zhǔn)的模擬電視信號(hào)。
    圖5~圖6為FPGA部分模塊功能仿真圖。

    通過將FPGA作為核心構(gòu)建硬件電路，同時(shí)設(shè)計(jì)雙三次插值各個(gè)模塊，完成測(cè)角儀視頻信號(hào)視場(chǎng)變換系統(tǒng)設(shè)計(jì)，圖7為視場(chǎng)變換測(cè)試圖（略去裝備），在該系統(tǒng)構(gòu)建時(shí)，各功能模塊具有良好的移植性和系統(tǒng)擴(kuò)展性。由于利用幾組固定的模板系數(shù)，通過查表來代替復(fù)雜的權(quán)值計(jì)算，有效減少了插值計(jì)算所占用的系統(tǒng)資源，使得在 FPGA上完成后續(xù)更復(fù)雜的處理工作成為可能。

參考文獻(xiàn)
[1] 王竹林. 某型反坦克導(dǎo)彈武器系統(tǒng)部隊(duì)勤務(wù)教材[M].北京:兵器工業(yè)出版社, 1999.
[2] 岡薩雷斯. 數(shù)字圖像處理[M]. 北京:電子工業(yè)出版社，2005.
[3] 許小勇,鐘太勇. 三次樣條插值函數(shù)的構(gòu)造與Matlab實(shí)現(xiàn)[J]. 自動(dòng)測(cè)量與控制,2010,25(11):76-78.
[4] 謝然,李玉惠.基于DSP Builder的雙三次插值算法FPGA實(shí)現(xiàn)的研究[J]. 云南大學(xué)學(xué)報(bào), 2009(31):85-89.
[5] 向厚振，張志杰，王鵬.基于FPGA視頻和圖像處理系統(tǒng)的FIFO緩存技術(shù)[J]. 電視技術(shù)，2012,36（9）:41-43.
[6] 王永利.基于FPGA的實(shí)時(shí)圖像處理平臺(tái)的研究與設(shè)計(jì)[D].沈陽：東北大學(xué)，2011.