根據目前業界的定義，只要是具備雙穩態、反射式顯示特性的顯示技術均可作為電子紙顯示技術[1-2]。目前市面上有許多不同的電子紙流派，如膽固醇液晶、電子粉流體、微膠囊化技術等，其中以電泳顯示技術EPD（Electrophoretic Display）為最具代表性，市場占有率大于90%。由于不同流派的顯示原理與驅動方式差異頗大，本文將只針對微膠囊化技術中電泳式電子紙的特性與控制機制進行設計。
    電泳式電子紙顯示的原理是懸浮在微膠囊中的帶電納米粒子受到電場作用而產生遷移的結果[3]。通過對電泳式電子紙市場相關應用及產品的考察，電泳式電子紙的驅動一般采用兩種方式實現：(1)使用芯片廠商的專用驅動芯片[4]；(2)利用軟件編程的方式模擬電子紙的驅動時序進行電子紙顯示的實現。專用的芯片解決方案往往局限于特定廠家的產品，通用性較差；而利用軟件編程方式實現驅動往往會占用MCU的大量資源，導致系統性能下降[5]。
    主流的電泳式電子紙驅動系統一般包括主機接口、核心控制器、數據存儲器及電源模塊。核心控制器由主動式陣列背板、時序控制器與一組驅動芯片組成。時序控制器產生相應驅動芯片所需的信號，根據不同的脈沖寬度使電泳式電子紙顯示灰度圖像[3-6]。
    本文提出一種基于Flash結構FPGA芯片的電子紙驅動芯片設計方法，在保證驅動性能的前提下，兼顧低功耗設計及面向應用的設計。測試結果表明，該方法可以靈活地適用于EPD產品，功耗低，整合方便。
1 總體設計方案
    本文采用Microsemi公司Proasic3系列芯片A3P250進行設計，充分利用經工業級驗證的性能穩定的IP軟核，可以實現針對不同廠商、不同分辨率的各種電泳式電子紙顯示驅動，并易于進行可重構設計[7]。整體系統結構圖如圖1所示。

    系統設計包括主機接口模塊、幀緩沖模塊、時序生成模塊及驅動波形生成模塊，系統中整合的IP軟核包括CoreSPI、CoreUART、CoreI2C、CoreGPIO、FIFO、CoreSDR，均由Microsemi公司開發工具中免費提供。
    設計中采用的電泳式電子紙為800×600具有4級灰度的產品，按8位數據總線考慮，1 B可以存儲4個像素的灰度值，所以圖片數據須經主機處理為電泳式電子紙的數據格式并由主機接口模塊進行傳送。
2 核心模塊設計
2.1 主控接口模塊
    主控接口模塊利用各種通用的外設接口實現外接主機與FPGA部分的通信,并對接收數據進行解析以完成相應功能。數據的通用接口可根據外接主機的情況靈活配置成SPI、UART、I2C或GPIO。該模塊利用Verilog-
HDL編程，按狀態機設計實現。
    主控接口模塊的功能流程圖如圖2所示，接口命令包括初始化命令、系統級命令、圖片刷新命令及狀態查詢命令。其中初始化命令完成CoreSPI、CoreSDR及幀緩沖模塊等的初始參數設置；系統級命令完成電源開關、省電模式的配置；圖片刷新命令可根據命令類型實現電泳式電子紙的全局及局部圖片刷新；狀態查詢命令可讀取相應寄存器的狀態以查詢FPGA驅動芯片的工作狀態。

    主控接口模塊接收的數據包括命令、地址及顯示數據，其中命令分為兩種，一種不帶參數，一種帶參數，其格式如圖3所示。圖3(a)表示不帶參數的命令，長度為1 B，其中高6位表示命令編碼，低2位為0。帶參數命令又分為2 B命令和1 B命令，1 B命令或2 B命令第一個字節如圖3(b)所示。其中高6位為命令碼，低2位為參數（如果是2 B命令則為參數的高2位）。2 B命令的第二個字節為參數的低8位。顯示數據是以一個字節形式發送的，即一次發送4個像素的數據，在開始收圖片數據之前會先收到相關的命令。

2.2 幀緩沖模塊
    幀緩沖模塊通過接收主機接口模塊的命令、地址及地址增量實現對外接SDRAM的讀寫控制，且在進行讀寫操作時為了協調接口速度的差異專門設計了輸入與輸出的存儲緩沖器FIFO。
    本文中選用的SDRAM型號為K4S281632，配置為8 bit模式(4×4 M×8 bit)，即SDRAM的存儲空間分成4個8 MB的槽位，為簡單起見，對應4個槽位設計4個緩沖區，第一個緩沖區存放上一幀圖片數據，第二個緩沖區存放更新圖片的數據，后兩個緩沖區備用。
    幀緩沖采用VerilogHDL編程，以狀態機進行設計。
2.3 時序生成模塊
    時序生成模塊的主要功能是根據電泳式電子紙的時序要求產生源、柵驅動時鐘CLK、CPV，源、柵驅動起始方向控制信號SHR、L/R，源、柵驅動啟動脈沖信號SPH、STV，以及鎖存使能LE、輸出使能OE、邊界控制VBORDER。采用VerilogHDL編程的方式實現。
2.4 驅動波形生成模塊
    用來顯示特定灰度所需的電壓變化的波形稱為驅動波形[8]，假設EPD為16灰階，那么就有相當于256(16×16)種波型組合。驅動控制芯片必須提供適當的驅動波形輸出，以呈現較佳的顯示畫面。
    以本文采用的電泳式電子紙產品為例，其常溫下從原始圖片刷新至全白色圖片的波形表樣例如表1所示。
    常規的波形表設計是利用查找表的方式實現，即在易失性存儲器中生成特定的波形表，這需要存儲波形表的外接存儲器，不但造成成本上的增加，且降低了輸出波形的性能。本文采用硬件部署波形表的方法，利用VerilogHDL編程并在FPGA中部署硬邏輯電路實現波形表的輸出，滿足了性能上的要求，且降低了硬件成本。
3 仿真及實驗結果
3.1 開發及實驗環境簡介
    本文采用的開發軟件是Microsemi公司的集成式設計環境Libero IDE v9.1，硬件環境為自行開發的包含STM32F107及Proasic3系列芯片A2P250-PQ 208的實驗板。
3.2 仿真結果
    圖4(a)給出了通過UART接口發送數據至主控接口模塊的仿真結果，可以驗證外接MCU與FPGA驅動芯片的通信，且包含了SDRAM初始化、寫顯示數據至SDRAM的命令解析及通信過程的驗證。圖4(b)是時序生成模塊的仿真結果，包括控制信號產生的時序仿真及一張全灰圖片的刷新仿真過程。

3.3 實驗結果
    基本測試環境參數為DC 5 V供電，主時鐘為50 MHz，經PLL處理輸出3路時鐘分別連接SDRAM(92.188 MHz)、主控接口模塊(36.864 MHz)及時序生成模塊(5.76 MHz)，電子紙的像素時鐘為1.92 MHz，則一幅800×600的BMP圖像的刷新時間為1.56 s，刷新電流為20 mA。
    圖5(a)是6英寸電子紙（800×600）以3.84 MHz像素時鐘刷新的效果，圖5(b)是4.3英寸電子紙以正常速度刷新圖片的效果。

    本文通過對電泳式電子紙顯示特性的研究，提出了基于FPGA及IP軟核整合的通用驅動芯片的整體解決方案，開發出可以適應多種主控接口及多種電泳式電子紙接口的驅動芯片，并利用VerilogHDL編程以硬邏輯部署方式實現了波形表的設計，仿真及實驗結果驗證了設計的正確性。該驅動芯片性能優異，成本低，兼容性好，為下一步專用ASIC的設計及流片打下了良好基礎，進一步與人機交互設備(如觸摸屏等)進行融合，將會有廣泛的市場應用前景。
參考文獻
[1] GATES H，OHKAMI T，AU J，et al.Improved electronic controller for image stable diaplays[C].SID 06 Digest，2006：1406-1409.
[2] INOUE S，KAWAI H，KANBE S，et al.Highresolution  microencapsulated electrophoretic display(EPD)driven by poly-Si TFTs with four-level grayscale[J].IEEE Trans.Electron.Devices，2002，49(9)：1532-1539.
[3] 葉嘉安.電泳式顯示器驅動方法研究與平臺設計[D].臺北：國立臺灣師范大學，1998.
[4] 李文睿，陳新.ARM9+Linux下電子紙驅動的設計與實現[J].電子技術應用，2011，37(10)：42-44.
[5] 馬捷，朱克，李慶誠.有源矩陣電泳電子紙顯示控制研究[J]. 現代顯示，2010(4)：44-48.
[6] CHEN Y，AU J，KAZLAS P，et al.Flexible active-matrix electronic ink display[J].Nature，2003，423(8)：136.
[7] 杜世遠，林志賢，楊倩，等.基于FPGA的電子紙驅動接口設計[J].電視技術，2012，36(13)：97-99.
[8] GATES H，OHKAMI T，LOW Y S.High performance active matrix electrophoretic display controller[C].SID 06 Digest，2008:693-696.