《電子技術應用》
您所在的位置:首頁 > 測試測量 > 設計應用 > 基于FPGA的VPX時間統一系統設計
基于FPGA的VPX時間統一系統設計
2018年電子技術應用第1期
王 振,李建宏,張大松,王肖楠,黃毅龍
華北計算機系統工程研究所,北京100083
摘要: IRIG-B時間碼(B碼)因其性能優越,實現和使用方法簡單易行,被廣泛應用于靶場時間信息傳遞和各系統的時間同步,成為時統設備首選的標準碼型。但隨著大規模集成電路和可編程技術的發展,以及靶場對時統設備的穩定性、精準性和集成度要求越來越高,原有的IRIG-B碼時統設備已不能滿足要求。為了解決這些問題,提出了一種基于FPGA的VPX時間統一系統設計方案。該方案具有可靠性高、集成度高、操作簡單、功能拓展性強、體積小等優點, 并具有更廣泛的實際應用價值。
關鍵詞: 時統系統 FPGA IRIG-B碼
中圖分類號: TN911
文獻標識碼: A
DOI:10.16157/j.issn.0258-7998.172617
中文引用格式: 王振,李建宏,張大松,等. 基于FPGA的VPX時間統一系統設計[J].電子技術應用,2018,44(1):65-67,71.
英文引用格式: Wang Zhen,Li Jianhong,Zhang Dasong,et al. VPX time unified system design based on FPGA[J]. Application of Electronic Technique,2018,44(1):65-67,71.

VPX time unified system design based on FPGA
Wang Zhen,Li Jianhong,Zhang Dasong,Wang Xiaonan,Huang Yilong
National Computer System Engineering Research Institute of China,Beijing 100083,China
Abstract: IRIG-B time code(B code) becomes the suitable standard code for time system equipment because of its superior capacity, simple implementation and easy deployment. IRIG-B code time system is used for time information transfer and time synchronization between different ranges in the shooting range system. However, with the development of large-scale integrated circuit and PLD,and with the enhancement of acquiring of integrability and programmability for timing equipment, conventional time unified system cannot meet the requirement. In order to solve those problems, we put forward a VPX time unified system design based on FPGA, which has the characters of high reliability and integrability, high operability and scalability, and small volume as well. In addition, the design implemented in this paper could support more applications.
Key words : time unified system;FPGA;IRIG-B code

0 引言

    時間作為物理學的基本量綱之一,是系統運行的重要參考指標,而IRIG-B碼作為國際標準時間碼,其性能優越,實現和使用方法簡單易行,十分適合應用于高精度時間傳輸系統中。

    FGPA具有編程方便、集成度高、速度快等特性,可反復編程、擦除及使用,在不改動硬件設計的情況下,可實現不同的功能需求。采用FPGA實現授時、分頻,產生時間信號和各種同步信號,可以使時統接口模塊集成度更高,可維護性更強。

    本文結合實際時統項目提出了一種基于FPGA的高速時間統一系統設計方案,它以Altera[1]公司Cyclone系列FPGA[2-3]芯片為核心,采用原理圖和Verilog語言編程[4]實現。通過接收GPS、北斗、B碼等外部基準,并選擇其中一路產生與其同步的IRIG-B碼信號和各脈沖信號,供其他分系統使用。

1 系統總體設計

    時統系統硬件包括時統卡(安裝于服務器)和IRIG-B碼終端[6]。圖1為時統系統設備組成圖。

ck4-t1.gif

    IRIG-B 碼終端可以實現GPS衛星系統與北斗衛星系統的雙系統時間信號冗余接收以及外來B碼信號的直接接收,產生多路直流或交流IRIG-B碼發送給時統卡。

    時統卡通過直接接收IRIG-B碼并通過解碼電路自動獲取標準時間信息,通過VPX總線向配有時統卡的服務器發送時統信息,服務器接收時統信息后,向服務器自身、網絡內各工作站和終端進行網絡授時,實現對設備自身信號嚴格的監控和輸出,以提高系統的可靠性及滿足時間同步要求。

2 IRIG-B碼編碼原理

    IRIG-B碼是國際通用的一種常用串行傳輸方式時間格式碼,與并行傳輸方式相比,其物理連接簡單、信息量大、分辨率高、傳輸距離遠、抗干擾能力強、具有標準化接口。根據時間精度的不同要求及B碼傳輸距離的不同,B碼采用了兩種碼型:B(DC)直流碼和B(AC)交流碼。B(DC)碼的每個碼元是一個脈沖信號,可以實現較高精度的時間同步,但脈沖信號頻譜豐富,窄帶信道無法傳輸,適用于短距離電纜傳輸;B(AC)碼則可以使用標準語音帶寬(0.3 kHz~3.4 kHz)信道傳輸,傳輸距離更遠,但傳輸精度有一定損失。B(AC)碼可由B(DC)碼對標準正弦波載波進行幅度調制得到。根據不同要求可選擇不同碼型傳輸,在本時統系統中,兩種碼型均有應用。

3 B碼終端

    B碼終端可以接收GPS/北斗的授時信號和外來B碼信號,通過編解碼處理生成1PPS脈沖信號與DC/AC時間編碼信號,以供時間同步設備使用。

3.1 B碼終端系統原理及組成

    B碼終端系統原理圖如圖2所示。

ck4-t2.gif

    B碼終端可同時接收GPS/北斗信號和外來B碼信號。當GPS/北斗信號到來時,GPS/北斗模塊通過天線接收授時信號,向ARM和FPGA發送1PPS脈沖信號,同時以串行方式向ARM發送時間信息;ARM將解出的時間信息及有效標志,通過自定義總線和通信協議發送至FPGA; FPGA在接收到1PPS與時間信息后,根據信息的有效性決定選用該時間信息或自守時的方式,生成多路AC/DC碼和1PPS信號向外輸出。當外來B碼到來,通過AC/DC解碼電路,將外來B碼信號整形運放,然后傳給FPGA進行編解碼。

3.2 B碼終端單元模塊設計

    (1)GPS/北斗模塊

    選用精度為30 ns、1 PPS的GPS/北斗模塊,向FPGA和ARM傳輸時間信號,并支持通過串口命令對芯片進行配置。

    GPS/北斗模塊輸出包含UTC年、月、日、時、分、秒。ARM處理器通過模塊提供的1PPS中斷接收整秒信號,并通過異步串行通信方式獲取時間信息。

    (2)外部B碼解碼電路

    當采用外部B碼信號作為產生IRIG-B碼的基準時,需要對外部B碼基準進行接收解調,以產生基準秒和串行時間數據。在本設計中,采用硬件電路完成對外部B碼基準的解調工作。

    (3)1PPS選擇模塊

    FPGA對GPS/北斗信號及外來B碼信號進行處理,產生AC_1PPS、DC_1PPS、GPS_1PPS信號,作為ARM與FPGA之間通信基準。

    (4)FPGA各功能模塊設計

    FPGA作為B碼終端的核心,實現了時碼產生、同步分頻、外來B碼信號解碼等功能,主要包含B(AC/DC)碼生成模塊、B(DC)碼解碼模塊、B(AC)碼解碼模塊等。各模塊工作原理如圖3所示。

ck4-t3.gif

    B(AC)碼生成模塊:FPGA根據GPS/北斗模塊的時間信息產生AC碼,其每一位的高低電平的AC碼實際輸出對應ROM中一個周期的正弦波形,FPGA輸出的波形控制字發送至DAC,DAC輸出對應電流值,經運算放大電路轉換后生成對應AC碼高低電平的正弦波形,最后經1:1變壓器將波形輸出。

    B(DC)碼生成模塊:FPGA根據GPS/北斗模塊的時間信息直接產生DC碼的TTL輸出,經單端/差分轉換后,輸出至多路DC碼輸出。

    B碼解碼模塊:FPGA通過完成外來B碼的解碼,以實現精準時間信息的提取并輸出。

4 時統卡

    時統卡設計采用通用的VPX接口,可接收標準化時統的IRIG-B(DC)碼、IRIG-B(AC)碼輸入,設備可以通過上層驅動從VPX總線[5-6]上捕獲當前時間信息,采集不同頻率的中斷信號。針對時統卡的具體要求,將時統卡劃分為兩個主要部分:硬件電路設計及IRIG-B碼解碼、時間獲取軟件設計。

4.1 硬件電路設計

    時統卡硬件總體主要包括B碼接收電路、VPX接口電路、B碼解碼電路和電源電路。具體硬件結構設計框圖如圖4所示。

ck4-t4.gif

    B碼接收電路包含兩部分,即B(AC)碼和B(DC)碼兩種碼型的接收,通過接收電路后,最終兩種碼型都以TTL電平方式傳輸到B 碼解碼電路。

    B碼解碼電路主要由FPGA芯片和外圍電路組成,通過FPGA編程開發完成B碼的解碼,實現時間信息的提取。

4.2 FPGA

    FPGA通過完成B碼的解碼,以實現精準時間信息的提取,并與VPX接口通信。

    FPGA內部設計框圖如圖5所示。

ck4-t5.gif

    FPGA的B碼解碼模塊主要包括:B(DC)碼解碼模塊、B(AC)碼解碼模塊、時間選擇模塊、中斷產生模塊和VPX接口模塊。FPGA程序可以完成時間信息的提取、B(DC)碼和B(AC)碼的自動切換,還可以通過B碼解碼過程產生的PPS 秒脈沖,實現不同時間的中斷信號。VPX接口程序完成時間信息和中斷信號的接收并傳輸到VPX總線。

    B(AC)碼解模塊和B(DC)解碼模塊分別對兩種時統信號根據B碼的碼型特點進行時間信息提取,并輸出有效時間信息、時間有效標志和PPS秒脈沖。

    有效時間選擇模塊根據B(AC)和B(DC)碼解碼輸出的時間有效信號選擇輸出有效時間信號,這里優先選擇B(DC)碼時間信息。

    中斷產生模塊根據PPS秒脈沖產生準確的、不同周期的中斷時間信號,為上位機提供更高分辨率時間信號。

    守時模塊是FPGA在沒有B碼輸入時,通過內部時鐘計數產生秒脈沖和時間的更新。B碼解碼模塊在沒有成功解碼時間信息時輸出相應信號,通過時間選擇模塊完成守時時間的切換。守時模塊在有B碼輸入時每個秒周期自動更新時間,并且自行進行時間計數,完成守時功能。

5 實驗結果

    將B碼終端與時統卡相連接,在接入GPS/北斗信號條件下,采用上位機對時統卡輸出的信號進行讀取。在讀取過程中,為了顯示直觀性與簡潔性,只在每秒初始時刻打印一次信息。另外,為了更加準確地反映時統系統及上位機讀取的延時,上位機測試軟件中加入了每秒讀取時各個中斷的最大及最小延遲。圖6為時統系統運行實驗結果。

ck4-t6.gif

    經過多次長時間的測試,各個中斷最大延遲均滿足設計要求。

6 結論

    本文的時統系統,其外圍硬件電路簡單, 可靠性高,時統卡使用VPX總線進行通信,滿足靶場計算平臺高性能、高帶寬、抗惡劣環境的性能要求,有巨大的發展應用前景,已成功應用于某設備之中。經過長時間工作檢驗可知,設備工作穩定,指標滿足要求。

參考文獻

[1] 于楓.ALTERA可編程邏輯器件應用技術[M].北京:科學出版社,2004.

[2] 李洪偉,袁斯華.基于QuartusII的FPGA/CPLD設計[M].北京:電子工業出版社,2006.

[3] 吳繼華,王誠.Altera FPGA/CPLD設計[M].北京:人民郵電出版社,2005.

[4] 夏宇聞.Verilog數字系統設計教程[M].北京:北京航空航天大學出版社,2003.

[5] 包利民,潘奇.VPX總線技術及其實現[J].電子機械工程,2012,28(2):57-60.

[6] VMEbus International Trade Association.American national standard for VPX baseline standard[S].ANSI/VITA 46.0,2007.

[7] 馮勝民,陳娟花.基于FPGA的IRIG-B碼產生器設計與實現[J].電子測量技術,2015,38(5):67-71.

此內容為AET網站原創,未經授權禁止轉載。
亚洲一区二区欧美_亚洲丝袜一区_99re亚洲国产精品_日韩亚洲一区二区
午夜精品一区二区在线观看| 国产日韩在线看| 一区二区三区高清在线 | 老牛嫩草一区二区三区日本| 亚洲国产精品一区二区第一页 | 狠狠色综合网站久久久久久久| 老**午夜毛片一区二区三区| 久久精品视频免费播放| 亚洲国产裸拍裸体视频在线观看乱了中文 | 日韩视频一区二区三区| 99re6热只有精品免费观看 | 国产农村妇女精品一二区| 久久久久久夜| 亚洲精品影院| 亚洲中无吗在线| 亚洲第一区色| 欧美日本免费| 久久精品99国产精品酒店日本| 亚洲精品一二| 亚洲精品亚洲人成人网| 日韩视频欧美视频| 一本久久知道综合久久| 性欧美长视频| 99热这里只有精品8| 亚洲美女av在线播放| 国产一区亚洲| 久久久xxx| 久久精品中文| 蜜月aⅴ免费一区二区三区| 亚洲一区二区三区高清不卡| 欧美一级一区| 久久国产婷婷国产香蕉| 99热精品在线观看| 一区二区激情视频| 亚洲福利久久| 欧美亚一区二区| 免费不卡亚洲欧美| 欧美成人免费视频| 久久精品91| 六月丁香综合| 欧美日韩国产成人| 另类图片国产| 欧美精品乱人伦久久久久久| 久久久久国产一区二区三区四区| 久久一综合视频| 欧美一区亚洲二区| 亚洲视频精选| 亚洲卡通欧美制服中文| 一区二区国产在线观看| 亚洲经典在线| 久久精品国产免费| 亚洲美女黄色片| 亚洲伊人网站| 久久久中精品2020中文| 欧美日本韩国一区| 国产精品每日更新在线播放网址| 欧美国产专区| 玖玖视频精品| 欧美日韩第一区| 国产日韩精品视频一区| 国产精品久久国产精品99gif| 欧美黑人多人双交| 国产精品激情偷乱一区二区∴| 国产视频综合在线| 亚洲欧洲精品一区二区三区 | 欧美精品在欧美一区二区少妇| 国产精品区一区| 在线观看欧美日韩| 国内精品久久国产| 99视频在线观看一区三区| 欧美一区二区私人影院日本| 亚洲一区二区精品在线| 日韩一区二区精品葵司在线| 亚洲男人av电影| 亚洲欧美日本另类| 亚洲人成小说网站色在线| 亚洲国产精品嫩草影院| 亚洲一区二区精品在线| 亚洲视频精品在线| 久久永久免费| 国产精品三区www17con| 国产精品一二一区| 最新日韩欧美| 久久av红桃一区二区小说| 欧美一级片久久久久久久| 亚洲精品小视频| 久久久久在线观看| 国产精品免费观看视频| 亚洲国产综合在线| 亚洲精品影院| 亚洲狼人综合| 亚洲激情第一区| 久久精品九九| 国产精品毛片a∨一区二区三区|国| 亚洲激情亚洲| 亚洲国产精品久久久久秋霞影院| 欧美一区二区三区四区在线观看地址 | 亚洲欧美日韩在线播放| 狠狠综合久久av一区二区小说 | 亚洲福利视频网站| 亚洲国产影院| 久久久精彩视频| 国产日本欧美一区二区| 日韩亚洲欧美一区二区三区| 亚洲国产99| 久久久亚洲国产天美传媒修理工| 国产精品免费看| 一区二区毛片| 一本久久青青| 欧美人与性动交α欧美精品济南到| 极品裸体白嫩激情啪啪国产精品 | 亚洲国产精品福利| 亚洲国内精品在线| 老司机午夜精品视频在线观看| 国产一区二区电影在线观看| 小嫩嫩精品导航| 久久aⅴ国产欧美74aaa| 蜜桃av噜噜一区| 韩日精品视频| 亚洲福利视频一区| 久久综合色8888| 伊人蜜桃色噜噜激情综合| 亚洲电影免费观看高清完整版在线观看| 久久xxxx| 国产亚洲午夜高清国产拍精品| 午夜精品影院| 久久久久国产精品人| 黑丝一区二区三区| 最新国产精品拍自在线播放| 免费日韩av片| 国产精品理论片| 在线亚洲成人| 午夜日韩视频| 欧美黑人在线播放| 91久久精品美女高潮| 日韩视频在线观看| 欧美日本韩国一区| 一区二区三区久久| 亚洲欧美日韩人成在线播放| 国产精品亚洲综合色区韩国| 亚洲欧美激情四射在线日| 久久久精品欧美丰满| 一区一区视频| 一本大道久久a久久精品综合| 欧美日韩人人澡狠狠躁视频| 国产一区二区精品在线观看| 午夜精品久久久久久99热| 久久久久成人精品免费播放动漫| 国内精品久久久久久久97牛牛| 久久精品天堂| 欧美77777| 99这里有精品| 性色av一区二区三区在线观看| 国内精品久久久久久久影视麻豆 | 一本久久a久久免费精品不卡| 亚洲图中文字幕| 国产精品盗摄久久久| 午夜国产欧美理论在线播放| 久久综合色婷婷| 亚洲精品免费在线| 亚洲一区在线免费| 国产一区二区三区成人欧美日韩在线观看 | 黄色成人在线| 夜夜嗨av一区二区三区| 欧美婷婷久久| 亚洲国产精品专区久久| 99爱精品视频| 国产精品另类一区| 亚洲高清不卡一区| 欧美日韩亚洲网| 欧美在线观看日本一区| 欧美精品在线一区| 午夜一区二区三视频在线观看 | 亚洲黑丝一区二区| 国产精品v一区二区三区| 欧美在线高清| 欧美日韩一区二区三区在线观看免| 亚洲欧美国产一区二区三区| 欧美成人在线免费观看| 亚洲欧美久久久| 欧美激情久久久久| 小黄鸭精品密入口导航| 欧美极品影院| 欧美一区二区日韩| 欧美日韩精选| 亚洲电影免费| 国产精品亚洲综合色区韩国| 日韩午夜av| 国产亚洲一级高清| 亚洲欧美国产77777| 欧美视频在线播放| 久久精品一级爱片| 国产精品毛片在线| 日韩一级片网址| 黑人巨大精品欧美一区二区| 亚洲永久免费视频| 亚洲激情亚洲| 久久阴道视频| 亚洲欧美综合| 欧美日韩亚洲系列|