《電子技術應用》
您所在的位置:首頁 > 測試測量 > 設計應用 > 基于FPGA的VPX時間統一系統設計
基于FPGA的VPX時間統一系統設計
2018年電子技術應用第1期
王 振,李建宏,張大松,王肖楠,黃毅龍
華北計算機系統工程研究所,北京100083
摘要: IRIG-B時間碼(B碼)因其性能優越,實現和使用方法簡單易行,被廣泛應用于靶場時間信息傳遞和各系統的時間同步,成為時統設備首選的標準碼型。但隨著大規模集成電路和可編程技術的發展,以及靶場對時統設備的穩定性、精準性和集成度要求越來越高,原有的IRIG-B碼時統設備已不能滿足要求。為了解決這些問題,提出了一種基于FPGA的VPX時間統一系統設計方案。該方案具有可靠性高、集成度高、操作簡單、功能拓展性強、體積小等優點, 并具有更廣泛的實際應用價值。
關鍵詞: 時統系統 FPGA IRIG-B碼
中圖分類號: TN911
文獻標識碼: A
DOI:10.16157/j.issn.0258-7998.172617
中文引用格式: 王振,李建宏,張大松,等. 基于FPGA的VPX時間統一系統設計[J].電子技術應用,2018,44(1):65-67,71.
英文引用格式: Wang Zhen,Li Jianhong,Zhang Dasong,et al. VPX time unified system design based on FPGA[J]. Application of Electronic Technique,2018,44(1):65-67,71.

VPX time unified system design based on FPGA
Wang Zhen,Li Jianhong,Zhang Dasong,Wang Xiaonan,Huang Yilong
National Computer System Engineering Research Institute of China,Beijing 100083,China
Abstract: IRIG-B time code(B code) becomes the suitable standard code for time system equipment because of its superior capacity, simple implementation and easy deployment. IRIG-B code time system is used for time information transfer and time synchronization between different ranges in the shooting range system. However, with the development of large-scale integrated circuit and PLD,and with the enhancement of acquiring of integrability and programmability for timing equipment, conventional time unified system cannot meet the requirement. In order to solve those problems, we put forward a VPX time unified system design based on FPGA, which has the characters of high reliability and integrability, high operability and scalability, and small volume as well. In addition, the design implemented in this paper could support more applications.
Key words : time unified system;FPGA;IRIG-B code

0 引言

    時間作為物理學的基本量綱之一,是系統運行的重要參考指標,而IRIG-B碼作為國際標準時間碼,其性能優越,實現和使用方法簡單易行,十分適合應用于高精度時間傳輸系統中。

    FGPA具有編程方便、集成度高、速度快等特性,可反復編程、擦除及使用,在不改動硬件設計的情況下,可實現不同的功能需求。采用FPGA實現授時、分頻,產生時間信號和各種同步信號,可以使時統接口模塊集成度更高,可維護性更強。

    本文結合實際時統項目提出了一種基于FPGA的高速時間統一系統設計方案,它以Altera[1]公司Cyclone系列FPGA[2-3]芯片為核心,采用原理圖和Verilog語言編程[4]實現。通過接收GPS、北斗、B碼等外部基準,并選擇其中一路產生與其同步的IRIG-B碼信號和各脈沖信號,供其他分系統使用。

1 系統總體設計

    時統系統硬件包括時統卡(安裝于服務器)和IRIG-B碼終端[6]。圖1為時統系統設備組成圖。

ck4-t1.gif

    IRIG-B 碼終端可以實現GPS衛星系統與北斗衛星系統的雙系統時間信號冗余接收以及外來B碼信號的直接接收,產生多路直流或交流IRIG-B碼發送給時統卡。

    時統卡通過直接接收IRIG-B碼并通過解碼電路自動獲取標準時間信息,通過VPX總線向配有時統卡的服務器發送時統信息,服務器接收時統信息后,向服務器自身、網絡內各工作站和終端進行網絡授時,實現對設備自身信號嚴格的監控和輸出,以提高系統的可靠性及滿足時間同步要求。

2 IRIG-B碼編碼原理

    IRIG-B碼是國際通用的一種常用串行傳輸方式時間格式碼,與并行傳輸方式相比,其物理連接簡單、信息量大、分辨率高、傳輸距離遠、抗干擾能力強、具有標準化接口。根據時間精度的不同要求及B碼傳輸距離的不同,B碼采用了兩種碼型:B(DC)直流碼和B(AC)交流碼。B(DC)碼的每個碼元是一個脈沖信號,可以實現較高精度的時間同步,但脈沖信號頻譜豐富,窄帶信道無法傳輸,適用于短距離電纜傳輸;B(AC)碼則可以使用標準語音帶寬(0.3 kHz~3.4 kHz)信道傳輸,傳輸距離更遠,但傳輸精度有一定損失。B(AC)碼可由B(DC)碼對標準正弦波載波進行幅度調制得到。根據不同要求可選擇不同碼型傳輸,在本時統系統中,兩種碼型均有應用。

3 B碼終端

    B碼終端可以接收GPS/北斗的授時信號和外來B碼信號,通過編解碼處理生成1PPS脈沖信號與DC/AC時間編碼信號,以供時間同步設備使用。

3.1 B碼終端系統原理及組成

    B碼終端系統原理圖如圖2所示。

ck4-t2.gif

    B碼終端可同時接收GPS/北斗信號和外來B碼信號。當GPS/北斗信號到來時,GPS/北斗模塊通過天線接收授時信號,向ARM和FPGA發送1PPS脈沖信號,同時以串行方式向ARM發送時間信息;ARM將解出的時間信息及有效標志,通過自定義總線和通信協議發送至FPGA; FPGA在接收到1PPS與時間信息后,根據信息的有效性決定選用該時間信息或自守時的方式,生成多路AC/DC碼和1PPS信號向外輸出。當外來B碼到來,通過AC/DC解碼電路,將外來B碼信號整形運放,然后傳給FPGA進行編解碼。

3.2 B碼終端單元模塊設計

    (1)GPS/北斗模塊

    選用精度為30 ns、1 PPS的GPS/北斗模塊,向FPGA和ARM傳輸時間信號,并支持通過串口命令對芯片進行配置。

    GPS/北斗模塊輸出包含UTC年、月、日、時、分、秒。ARM處理器通過模塊提供的1PPS中斷接收整秒信號,并通過異步串行通信方式獲取時間信息。

    (2)外部B碼解碼電路

    當采用外部B碼信號作為產生IRIG-B碼的基準時,需要對外部B碼基準進行接收解調,以產生基準秒和串行時間數據。在本設計中,采用硬件電路完成對外部B碼基準的解調工作。

    (3)1PPS選擇模塊

    FPGA對GPS/北斗信號及外來B碼信號進行處理,產生AC_1PPS、DC_1PPS、GPS_1PPS信號,作為ARM與FPGA之間通信基準。

    (4)FPGA各功能模塊設計

    FPGA作為B碼終端的核心,實現了時碼產生、同步分頻、外來B碼信號解碼等功能,主要包含B(AC/DC)碼生成模塊、B(DC)碼解碼模塊、B(AC)碼解碼模塊等。各模塊工作原理如圖3所示。

ck4-t3.gif

    B(AC)碼生成模塊:FPGA根據GPS/北斗模塊的時間信息產生AC碼,其每一位的高低電平的AC碼實際輸出對應ROM中一個周期的正弦波形,FPGA輸出的波形控制字發送至DAC,DAC輸出對應電流值,經運算放大電路轉換后生成對應AC碼高低電平的正弦波形,最后經1:1變壓器將波形輸出。

    B(DC)碼生成模塊:FPGA根據GPS/北斗模塊的時間信息直接產生DC碼的TTL輸出,經單端/差分轉換后,輸出至多路DC碼輸出。

    B碼解碼模塊:FPGA通過完成外來B碼的解碼,以實現精準時間信息的提取并輸出。

4 時統卡

    時統卡設計采用通用的VPX接口,可接收標準化時統的IRIG-B(DC)碼、IRIG-B(AC)碼輸入,設備可以通過上層驅動從VPX總線[5-6]上捕獲當前時間信息,采集不同頻率的中斷信號。針對時統卡的具體要求,將時統卡劃分為兩個主要部分:硬件電路設計及IRIG-B碼解碼、時間獲取軟件設計。

4.1 硬件電路設計

    時統卡硬件總體主要包括B碼接收電路、VPX接口電路、B碼解碼電路和電源電路。具體硬件結構設計框圖如圖4所示。

ck4-t4.gif

    B碼接收電路包含兩部分,即B(AC)碼和B(DC)碼兩種碼型的接收,通過接收電路后,最終兩種碼型都以TTL電平方式傳輸到B 碼解碼電路。

    B碼解碼電路主要由FPGA芯片和外圍電路組成,通過FPGA編程開發完成B碼的解碼,實現時間信息的提取。

4.2 FPGA

    FPGA通過完成B碼的解碼,以實現精準時間信息的提取,并與VPX接口通信。

    FPGA內部設計框圖如圖5所示。

ck4-t5.gif

    FPGA的B碼解碼模塊主要包括:B(DC)碼解碼模塊、B(AC)碼解碼模塊、時間選擇模塊、中斷產生模塊和VPX接口模塊。FPGA程序可以完成時間信息的提取、B(DC)碼和B(AC)碼的自動切換,還可以通過B碼解碼過程產生的PPS 秒脈沖,實現不同時間的中斷信號。VPX接口程序完成時間信息和中斷信號的接收并傳輸到VPX總線。

    B(AC)碼解模塊和B(DC)解碼模塊分別對兩種時統信號根據B碼的碼型特點進行時間信息提取,并輸出有效時間信息、時間有效標志和PPS秒脈沖。

    有效時間選擇模塊根據B(AC)和B(DC)碼解碼輸出的時間有效信號選擇輸出有效時間信號,這里優先選擇B(DC)碼時間信息。

    中斷產生模塊根據PPS秒脈沖產生準確的、不同周期的中斷時間信號,為上位機提供更高分辨率時間信號。

    守時模塊是FPGA在沒有B碼輸入時,通過內部時鐘計數產生秒脈沖和時間的更新。B碼解碼模塊在沒有成功解碼時間信息時輸出相應信號,通過時間選擇模塊完成守時時間的切換。守時模塊在有B碼輸入時每個秒周期自動更新時間,并且自行進行時間計數,完成守時功能。

5 實驗結果

    將B碼終端與時統卡相連接,在接入GPS/北斗信號條件下,采用上位機對時統卡輸出的信號進行讀取。在讀取過程中,為了顯示直觀性與簡潔性,只在每秒初始時刻打印一次信息。另外,為了更加準確地反映時統系統及上位機讀取的延時,上位機測試軟件中加入了每秒讀取時各個中斷的最大及最小延遲。圖6為時統系統運行實驗結果。

ck4-t6.gif

    經過多次長時間的測試,各個中斷最大延遲均滿足設計要求。

6 結論

    本文的時統系統,其外圍硬件電路簡單, 可靠性高,時統卡使用VPX總線進行通信,滿足靶場計算平臺高性能、高帶寬、抗惡劣環境的性能要求,有巨大的發展應用前景,已成功應用于某設備之中。經過長時間工作檢驗可知,設備工作穩定,指標滿足要求。

參考文獻

[1] 于楓.ALTERA可編程邏輯器件應用技術[M].北京:科學出版社,2004.

[2] 李洪偉,袁斯華.基于QuartusII的FPGA/CPLD設計[M].北京:電子工業出版社,2006.

[3] 吳繼華,王誠.Altera FPGA/CPLD設計[M].北京:人民郵電出版社,2005.

[4] 夏宇聞.Verilog數字系統設計教程[M].北京:北京航空航天大學出版社,2003.

[5] 包利民,潘奇.VPX總線技術及其實現[J].電子機械工程,2012,28(2):57-60.

[6] VMEbus International Trade Association.American national standard for VPX baseline standard[S].ANSI/VITA 46.0,2007.

[7] 馮勝民,陳娟花.基于FPGA的IRIG-B碼產生器設計與實現[J].電子測量技術,2015,38(5):67-71.

此內容為AET網站原創,未經授權禁止轉載。
亚洲一区二区欧美_亚洲丝袜一区_99re亚洲国产精品_日韩亚洲一区二区
国产欧美va欧美不卡在线| 国产麻豆日韩| 亚洲精品免费网站| 在线亚洲自拍| 亚洲国产aⅴ天堂久久| 国产美女精品在线| 欧美日韩大片| 蜜臀av一级做a爰片久久| 欧美在线观看一二区| 夜色激情一区二区| 亚洲黄色免费网站| 欧美一区二区三区久久精品茉莉花| 99国产精品99久久久久久| 一区在线观看视频| 国产欧美日韩精品一区| 欧美日韩一区国产| 麻豆91精品91久久久的内涵| 欧美一区免费视频| 亚洲私人影院在线观看| 亚洲麻豆一区| 亚洲国产精品电影在线观看| 久久av在线看| 性欧美videos另类喷潮| 亚洲男人av电影| 一区二区三区欧美视频| 亚洲国产精品福利| 好看的亚洲午夜视频在线| 国产日韩亚洲欧美精品| 国产日韩欧美不卡| 国产精品青草久久久久福利99| 欧美日韩在线观看一区二区三区| 欧美激情区在线播放| 女人香蕉久久**毛片精品| 久久影院午夜论| 久久久久久一区| 久久久水蜜桃| 久久另类ts人妖一区二区| 久久精品国产欧美亚洲人人爽| 欧美一区三区二区在线观看| 欧美一区二区免费观在线| 欧美一级淫片播放口| 午夜在线观看欧美| 欧美亚洲综合网| 亚洲免费在线播放| 亚洲欧美精品伊人久久| 在线性视频日韩欧美| 亚洲精品色图| 日韩一区二区电影网| 在线视频亚洲一区| 宅男噜噜噜66国产日韩在线观看| 日韩亚洲欧美成人一区| 亚洲最新在线| 亚洲免费视频中文字幕| 性刺激综合网| 久久精品亚洲一区| 久久亚洲不卡| 欧美激情视频一区二区三区不卡| 久久五月激情| 免费一区二区三区| 欧美国产亚洲精品久久久8v| 欧美不卡视频| 欧美日韩在线播放三区| 国产精品综合色区在线观看| 国内精品视频在线播放| 亚洲三级网站| 欧美亚洲综合久久| 99热精品在线| 久久久999精品免费| 欧美日韩国产在线一区| 国产视频久久久久| 亚洲精品久久久久久久久久久久久 | 中日韩在线视频| 久久久久久夜| 欧美性生交xxxxx久久久| 在线成人免费视频| 亚洲在线不卡| 夜夜嗨av一区二区三区网页| 久久久成人精品| 国产精品高潮呻吟久久av无限 | 亚洲欧美日韩一区在线| 欧美大学生性色视频| 国产日韩欧美三区| 在线一区欧美| 亚洲看片一区| 久久久夜夜夜| 国产精品美女久久| 亚洲美女黄色| 亚洲国产日韩一区| 久久精品视频在线免费观看| 欧美视频你懂的| 亚洲国产精品久久精品怡红院| 性18欧美另类| 午夜在线精品偷拍| 欧美午夜不卡影院在线观看完整版免费| 1024亚洲| 久久精品首页| 久久狠狠久久综合桃花| 国产精品久久久久一区二区三区共| 亚洲国产精品一区二区www在线| 欧美亚洲三区| 欧美在线欧美在线| 国产精品外国| 亚洲午夜电影| 亚洲小说欧美另类社区| 欧美激情在线狂野欧美精品| 在线看一区二区| 亚洲盗摄视频| 久久午夜色播影院免费高清| 国产一区二区成人| 欧美一区二区精品| 久久大逼视频| 国产欧美日韩不卡免费| 亚洲一区中文字幕在线观看| 亚洲尤物在线视频观看| 欧美日韩一区二区在线| 亚洲日韩欧美视频一区| 99re视频这里只有精品| 欧美黑人国产人伦爽爽爽| 亚洲国产精品免费| 亚洲日本乱码在线观看| 欧美大片国产精品| 亚洲欧洲另类| 99re热精品| 欧美日韩国产一级片| 日韩天堂在线视频| 一区二区三区毛片| 欧美日韩国产免费| 日韩一级精品| 亚洲一区二区av电影| 国产精品啊v在线| 亚洲一二三区在线观看| 性色一区二区| 国产日韩精品视频一区| 久久国产福利| 免费永久网站黄欧美| 亚洲国产成人av| a4yy欧美一区二区三区| 欧美日韩精品一区二区| 国产精品99久久久久久久vr| 亚洲自拍啪啪| 国产深夜精品福利| 久久精品视频va| 欧美大片网址| 夜夜嗨av一区二区三区免费区| 亚洲欧美日韩国产| 国产永久精品大片wwwapp| 亚洲电影免费在线观看| 欧美高清视频免费观看| 99这里只有精品| 欧美有码视频| 一区免费观看| 一区二区三区久久| 国产精品欧美久久| 亚洲电影免费观看高清完整版在线观看 | 在线一区二区三区四区| 久久国产精品一区二区三区四区| 国产一区香蕉久久| 亚洲人体偷拍| 国产精品久久久久久久久| 香蕉久久夜色精品| 欧美福利一区二区三区| 一区二区三区欧美视频| 久久九九99| 亚洲美女av网站| 久久国产精品99久久久久久老狼 | 欧美亚洲色图校园春色| 狠狠色狠狠色综合日日tαg| 一本久久综合亚洲鲁鲁| 国产农村妇女精品| 亚洲精品影视在线观看| 国产精品三级久久久久久电影| 久久精品视频在线| 欧美体内谢she精2性欧美| 欧美一区二区三区婷婷月色| 欧美人与性动交α欧美精品济南到| 亚洲伊人第一页| 欧美国产一区二区在线观看| 亚洲午夜黄色| 欧美刺激午夜性久久久久久久| 亚洲一区二区三区涩| 美国成人毛片| 亚洲综合三区| 欧美日韩不卡在线| 久久精品国产免费观看| 欧美日韩亚洲激情| 亚洲国产99| 国产精品亚洲综合久久| 亚洲毛片在线看| 国产一区二区视频在线观看| 亚洲视频精选| 亚洲电影免费观看高清| 欧美影视一区| 一区二区三区欧美视频| 男女精品视频| 午夜精品久久久久久久蜜桃app| 欧美人交a欧美精品| 亚洲缚视频在线观看| 国产精品夜夜夜一区二区三区尤| 日韩一二三在线视频播| 精品成人一区二区三区四区|