· 全新Speedster7t系列產品專為機器學習市場和高帶寬網絡應用而進行了優化

· 創新架構和ACE軟件工具為要求更高性能和更短設計周期的設計提供了全新范式

· Speedster7t器件采用臺積電（TSMC）的7nm FinFET工藝制造

美國加州圣克拉拉市, 2019年 5月 21日—基于現場可編程門陣列（FPGA）的硬件加速器件和高性能嵌入式FPGA（eFPGA）半導體知識產權（IP）領導性企業Achronix半導體公司（Achronix Semiconductor Corporation）今日宣布：推出創新性的、全新的FPGA系列產品，以滿足人工智能/機器學習（AI/ML）和高帶寬數據加速應用日益增長的需求。Achronix的Speedster?7t系列基于一種高度優化的全新架構，以其所具有的如同ASIC一樣的性能、可簡化設計的FPGA靈活性和增強功能，從而遠遠超越傳統的FPGA解決方案。

Speedster7t FPGA系列產品是專為高帶寬應用進行設計，具有一個革命性的全新二維片上網絡（2D NoC），以及一個高密度全新機器學習處理器（MLP）模塊陣列。通過將FPGA的可編程性與ASIC的布線結構和計算引擎完美地結合在一起，Speedster7t系列產品創造了一類全新的“FPGA +”技術。

隨著人工智能/機器學習的應用場景快速發展演進，新的解決方案都要去應對在高性能、靈活和上市時間等方面的不同需求。根據市場調研公司Semico Research的預測，人工智能應用中FPGA的市場規模將在未來4年內增長3倍，達到52億美元。

 “我們正處于智能化、自學習計算的高增長階段的早期，這種計算將廣泛影響我們日的常生活。”Achronix Semiconductor總裁兼首席執行官Robert Blake表示：“Speedster7t是Achronix歷史上最令人激動的發布，代表了建立在四個架構代系的硬件和軟件開發基礎上的創新和積淀，以及與我們領先客戶之間的密切合作。Speedster7t是靈活的FPGA技術與ASIC核心效率的融合，從而提供了一個全新的‘FPGA+’芯片品類，它們可以將高性能技術的極限大大提升。”

在開發Speedster7t系列FPGA的產品過程中，Achronix的工程團隊完全重新構想了整個FPGA架構，以平衡片上處理、互連和外部輸入輸出接口（I / O），以實現數據密集型應用吞吐量的最大化，這些應用場景可見于那些基于邊緣和基于服務器的AI / ML應用、網絡處理和存儲。

Speedster7t器件采用了TSMC的7nm FinFET工藝制造，是專為接收來自多個高速來源的大量數據而設計，同時還需要將那些數據分發到可編程片上算法性和處理性單元中，然后以盡可能低的延遲來提供那些結果。Speedster7t系列產品包括高帶寬GDDR6接口、400G以太網端口和PCI Express Gen5等接口，所有這一切單元都互相連接以提供ASIC級帶寬，同時保留FPGA的完全可編程性。

“Achronix全新的Speedster7t FPGA系列產品是創新性芯片架構實現爆發的一個卓越案例，創造該架構的目的是直接面向AI應用處理大量的數據，” Semico Research公司ASIC和SoC首席市場分析師Rich Wawrzyniak說道。“通過將數學函數、存儲器和可編程性整合到其機器學習處理器中，再結合交叉芯片、二維NoC結構，從而形成了消除瓶頸和確保整個器件中數據自由流動的絕佳方法。在AI / ML應用中，內存帶寬就是一切，Achronix的Speedster7t在這一領域提供了令人印象深刻的性能指標。”

為計算性能進行了高度的優化

Speedster7t FPGA的核心是其全新機器學習處理器（MLP）中大規模的可編程計算單元平行陣列，它們可提供業界最高的、基于FPGA的計算密度。MLP是高度可配置的、計算密集型的單元模塊，可支持4到24位的整點格式和高效的浮點模式，包括對TensorFlow的16位格式的支持，以及可使每個MLP的計算引擎加倍的增壓塊浮點格式的直接支持。

MLP與嵌入式存儲器模塊緊密相鄰，通過消除傳統設計中與FPGA布線相關的延遲，來確保以750 MHz的最高性能將數據傳送到MLP。這種高密度計算和高性能數據傳輸的結合使得處理器邏輯陣列能夠提供基于FPGA的最高可用計算能力以每秒萬億次運算數量為單位（TOPS，Tera-Operations Per Second）。

世界級的帶寬

高性能計算和機器學習系統的關鍵之處是高片外存儲器帶寬，從而為多個數據流提供存儲源和緩沖。 Speedster7t器件是唯一支持GDDR6存儲器的FPGA，該類存儲器是具有最高帶寬的外部存儲器件。每個GDDR6存儲控制器都能夠支持512 Gbps的帶寬，Speedster7t器件中有多達8個GDDR6控制器，可以支持4 Tbps的GDDR6累加帶寬，并且以很小的成本就可提供與基于HBM的FPGA等效存儲帶寬。

 “美光（Micron）樂于攜手Achronix去實現全球第一個面向高帶寬存儲需求而直接加載了GDDR6的FPGA產品，”美光計算與聯網業務部營銷副總裁Mal Humphrey。“像這樣的創新的和可擴展的解決方案將推動人工智能領域內的差異化，其中異構計算可選方案與高性能的存儲是加速獲得數據內涵的必需部分。”

除了這種非凡的存儲帶寬，Speedster7t器件還包括業界最高性能的接口端口，以支持極高帶寬的數據流。Speedster7t器件擁有多達72個業界最高性能的SerDes，可以達到1到112 Gbps的速度。還有帶有前向糾錯（FEC）的硬件400G以太網MAC，支持4x 100G和8x 50G的配置，以及每個控制器有8個或16個通道的硬件PCI Express Gen5控制器。

超高效率的數據移動

來自Speedster7t高速I / O和存儲器端口的數萬兆比特數據很容易淹沒傳統FPGA面向比特位的可編程互連邏輯陣列的路由容量，而Speedster7t架構包含一個可橫跨和垂直跨越FPGA邏輯陣列的創新性的、高帶寬的二維片上網絡（NOC），它們連接到所有FPGA的高速數據和存儲器接口。它們就像疊加在FPGA互連這個城市街道系統上的空中高速公路網絡一樣，Speedster7t的NoC支持片上處理引擎之間所需的高帶寬通信。NoC中的每一行或每一列都可作為兩個256位實現，單向的、行業標準的AXI通道，工作頻率為2Ghz，同時可為每個方向提供512 Gbps的數據流量。

通過在Speedster中實現專用二維 NoC， 極大地簡化了高速數據移動，并確保數據流可以輕松地定向到整個FPGA結構中的任何自定義處理引擎。最重要的是，NOC消除了傳統FPGA使用可編程路由和邏輯查找表資源在整個FPGA中移動數據流中出現的擁塞和性能瓶頸。這種高性能網絡不僅可以提高Speedster7t FPGA的總帶寬容量，還可以在降低功耗的同時提高有效LUT容量。

針對安全性至上和硬件確保應用的安全防護功能

Speedster7t FPGA系列產品在面臨第三方攻擊的威脅時，可用最先進的比特流安全保護功能應對，它們具有的多層防御能力可保護比特流的保密性和完整性。密鑰是基于防篡改物理不可克隆技術（PUF）進行加密，比特流由256位的AES-GCM加密算法進行加密和驗證。為了防止來自旁側信道的攻擊，比特流被分段，每個數據段使用單獨導出的密鑰，且解密硬件采用差分功率分析（DPA）計數器措施。 此外，2048位RSA公鑰認證協議被用來激活解密和認證硬件。用戶可以確信的是當他們加載其安全比特流時，它是預期的配置，這是因為它已通過RSA公鑰、AES-GCM私鑰和CRC校驗進行了身份驗證。

經驗證的、可向低成本ASIC轉換的途徑，用以滿足大批量需求

Achronix是唯一一家既提供獨立FPGA芯片又提供Speedcore?嵌入式FPGA（eFPGA）半導體知識產權（ IP）的公司。Achronix在Speedcore eFPGA IP中采用了與Speedster7t FPGA中使用的同一種技術，可支持從Speedster7t FPGA到ASIC的無縫轉換。FPGA應用通常具有必須保持可編程性的功能，而其他固定功能則是專用于特定的系統應用。對于ASIC的轉換而言，固定功能可以被固化進ASIC結構中，從而減小芯片面積、成本和功耗。當使用Speedcore eFPGA IP將Speedster7t FPGA轉換為ASIC時，客戶有望節省高達50％的功耗并降低90％的成本。

供貨

Speedster7t FPGA器件的大小范圍為從363K至2.6M 的6輸入查找表（LUT）。支持所有Achronix產品的ACE設計工具現已可提供，可支持包括Speedcore eFPGA和Speedchip?FPGA多晶粒封裝芯片（Chiplet）。

第一批用于評估的器件和開發板將于2019年第四季度提供。