1月20日消息，近日，歐洲四大頂尖研究機構(gòu)的負責人舉行會晤，啟動首批五條歐盟芯片法案試點生產(chǎn)線。
比利時 imec 的 Luc Van den hove、法國 CEA-Leti 的 Fran?ois Jacq、德國 Fraunhofer-Gesellschaft 的 Albert Heuberger、意大利 Consiglio Nazionale delle Ricerche 的 Stefano Fabris 和西班牙 ICFO 的 Valerio Pruneri 與新任歐盟委員會副主席 Henna Virkkunen 會面。試驗生產(chǎn)線旨在彌合研究創(chuàng)新與制造之間的差距，加強 CMOS 的半導體生態(tài)系統(tǒng)。
由 imec 主辦的這條耗資 14 億美元的 NanoIC 試驗線將超越目前正在開發(fā)的 2nm 工藝技術(shù)，從 1nm 到 7A。其他合作伙伴包括芬蘭的 VTT、羅馬尼亞的 CSSNT、愛爾蘭的廷德爾國家研究所以及光刻設(shè)備制造商 ASML。
imec 還與其他試驗線合作，由 CEA-Leti 協(xié)調(diào)的低功率 FD-SOI（FAMES 試驗線）、由 Fraunhofer-Gesellschaft 協(xié)調(diào)的異構(gòu)系統(tǒng)集成（APECS 試驗線）以及由 ICFO 協(xié)調(diào)的光子集成電路（PIXEurope），第五條試驗線由意大利 Consiglio Nazionale delle Ricerche 牽頭，專注于新型寬帶隙材料 (WBG)。APEC 的生產(chǎn)線于去年 12 月開始運營。
弗勞恩霍夫 IPMS 項目經(jīng)理 Kai Zajac 表示：「APECS 試驗線的一個關(guān)鍵資產(chǎn)是其分散的結(jié)構(gòu)，它融合了來自德國及其他地區(qū)的合作伙伴的專業(yè)技術(shù)知識。」
「APECS 一站式服務(wù)中心位于柏林，為客戶提供異構(gòu)集成和小芯片技術(shù)的定制解決方案。在這里，客戶與 APECS 合作，確定最終產(chǎn)品的最佳途徑。一旦概念成型，廣泛的 APECS 合作伙伴網(wǎng)絡(luò)將與客戶深入探討，并打造最終的原型和產(chǎn)品，」他補充道。
法國格勒諾布爾 CEA-Leti 的生產(chǎn)線正在開發(fā)一種 FD-SOI 低功耗工藝，工藝精度可達 10nm，超越目前的 22nm 工藝技術(shù)。
2024 年，歐洲芯片聯(lián)合企業(yè)宣布四條先進半導體中試線項目通過初審，已進入財務(wù)評估階段，目標在晚些時候簽署正式建設(shè)協(xié)議。
這四條試點生產(chǎn)線包括：
基于比利時 imec 微電子研究中心技術(shù)的亞 2nm 前沿節(jié)點 SoC 中試線；
由法國 CEA-Leti 研究所牽頭的先進 FD-SOI 工藝中試線，目標實現(xiàn) 7nm 制程；
由芬蘭坦佩雷大學牽頭的寬禁帶半導體材料中試線；
由德國弗勞恩霍夫應用研究促進協(xié)會牽頭的先進異構(gòu)封裝集成中試線。
中試線將在加速工藝開發(fā)、設(shè)計和測試概念驗證產(chǎn)品等方面發(fā)揮關(guān)鍵作用。其旨在彌合從實驗室到晶圓廠的差距，并將向包括學術(shù)界、工業(yè)界和研究機構(gòu)在內(nèi)的廣泛用戶開放。這些中試線的建設(shè)將基于歐盟和成員國級別的撥款和私人捐款，歐洲芯片聯(lián)合企業(yè)還在公開征集虛擬設(shè)計平臺，以進一步支持半導體行業(yè)的創(chuàng)新。
值得注意的是，不只是歐洲，目前，全球各地的科研機構(gòu)和企業(yè)正在緊鑼密鼓地研究 1nm 技術(shù)，以期實現(xiàn)在半導體制程上的新突破。
Rapidus 公司作為日本政府和私營企業(yè)的合資企業(yè)，擁有強大的技術(shù)背景和資金支持。東京大學則以其在半導體領(lǐng)域的深厚研究基礎(chǔ)，為 1nm 技術(shù)的開發(fā)提供了重要的科研支持。這一合作充分發(fā)揮了企業(yè)的靈活性和學術(shù)界的深度，為 1nm 制程的發(fā)展提供了堅實基礎(chǔ)。
IBM 也一直是半導體技術(shù)革新的領(lǐng)跑者。2021 年，IBM 宣布推出全球首款 2nm 芯片，這標志著其技術(shù)已經(jīng)接近 1nm。2nm 芯片的成功研發(fā)，不僅顯示了 IBM 在高級半導體技術(shù)上的領(lǐng)導地位，也為未來 1nm 技術(shù)的發(fā)展奠定了基礎(chǔ)。
臺積電作為全球領(lǐng)先的晶圓代工廠，其在 1nm 技術(shù)上的研究同樣引人注目。臺積電計劃在 2026 年動工建設(shè) 1nm 制程工廠，預計 2027 年開始試產(chǎn)，2028 年實現(xiàn)量產(chǎn)。臺積電的 1nm 研究不僅關(guān)注制程技術(shù)本身，還包括新材料的探索和先進設(shè)備的開發(fā)，顯示出其全面推進 1nm 技術(shù)商業(yè)化的決心。
英特爾，作為全球最大的半導體公司之一，其在 1nm 技術(shù)上的探索同樣值得關(guān)注。英特爾計劃使用其 Intel 4 工藝技術(shù)進行下一代處理器的制造，并逐步過渡到更先進的 Intel 3 工藝。盡管英特爾在工藝命名上采用了不同的策略，但其核心目標仍然是實現(xiàn)更小的晶體管尺寸和更高的集成度。
1nm 技術(shù)的探索不僅是對半導體工藝的極限挑戰(zhàn)，也是對未來電子產(chǎn)品性能極限的探索。這一技術(shù)具有巨大的潛力，但同時也伴隨著多方面的挑戰(zhàn)。1nm 技術(shù)的成功商用化將對整個電子行業(yè)產(chǎn)生深遠的影響。它不僅將推動智能手機、計算機、物聯(lián)網(wǎng)設(shè)備等產(chǎn)品的性能提升，也可能為人工智能和高性能計算開辟新的可能性。但與此同時，1nm 技術(shù)的高成本和復雜性也可能導致半導體行業(yè)的進一步集中，只有少數(shù)具備足夠資源和技術(shù)實力的企業(yè)能夠參與到這一技術(shù)的競爭中。
