1、引言
VGA（視頻圖形陣列）作為一種標準的顯示接口在視頻和計算機領域得到了廣泛的應用。VGA圖像信號發生器是電視臺、電視機生產企業、電視維修人員常用的儀器，其主要功能就是產生標準的圖像測試信號。
VGA圖像信號發生器的設計涉及到圖像數據的處理，對電路的工作速度和性能要求較高，VGA工業標準要求的時鐘頻率高達25MHz,使用傳統的電子電路設計方法是難以實現的。采用專用的視頻處理芯片，其設計技術難度大、開發成本高。本文采用FPGA＋MCU方案，利用了Cyclone系列的FPGA高達上百兆的工作頻率特性為圖像數據處理提供了良好的實時性，其內部集成的數字鎖相環為系統的工作時鐘提供的良好的穩定性，其內部嵌入的存儲器可以存儲一定容量的圖像信息，豐富的I/O資源可以隨即擴展外接大容量存儲器的特性，因此由 FPGA完成對圖像數據的處理及產生行場掃描時序信號。很好地實現了圖象數據處理的實時性和穩定性，達到了性能與價格的完美統一。此外，FPGA的電路可重構性，為系統功能更改和升級以及功能擴展提供了很大的設計空間。由微控制器完成功能設置與控制，如鍵盤掃描，模式選擇與顯示控制等。
2、系統的工作原理和組成框圖
FPGA是整個系統的核心，通過對其編程可輸出RGB三基色信號和HS 、VS行場掃描同步信號。當 FPGA接受單片機輸出的控制信號后，內部的數據選擇器模塊根據控制信號選通相應的圖像生成模塊，輸出圖像信號，與行場掃描時序信號一起通過15針D型接口電路送入VGA顯示器，在VGA顯示器上便可以看到對應的彩色圖像。FPGA所需的工作時鐘由外部高精度有源晶振提供；單片機控制器分析鍵盤掃描結果，控制液晶顯示模塊顯示相應的功能，由LCD顯示輸出圖象和按鍵控制模式，并送出相應控制信號給FPGA，系統原理框圖如圖1。
3、VGA顯示器原理
工業標準的VGA顯示模式為：640×468×16色×60Hz。常見的彩色顯示器，一般由CRT (陰極射線管)構成，彩色是由R、G、B（紅、綠、藍）三基色組成，CRT用逐行掃描或隔行掃描的方式實現圖像顯示，由VGA控制模塊產生的水平同步信號和垂直同步信號控制陰極射線槍產生的電子束，打在涂有熒光粉的熒光屏上，產生R、G、B三基色，合成一個彩色像素。掃描從屏幕的左上方開始，由左至右，由上到下，逐行進行掃描，每掃完一行，電子束回到屏幕下一行的起始位置，在回掃期間，CRT對電子束進行消隱，每行結束是用行同步信號HS進行行同步；掃描完所有行，再由場同步信號VS進行場同步，并使掃描回到屏幕的左上方，同時進行場消隱，預備下一場的掃描。行同步信號HS 和場同步信號VS是兩個重要的信號。顯示過程中，HS 和VS的極性可正可負，顯示器內可自動轉換為正極性邏輯。
行同步信號HS和場同步信號VS的時序圖如圖2所示， T1為行同步消隱（約為6μs）；T2為行顯示時間（約為26μs）；T3為場同步消隱（兩個行周期）；T4為場顯示時間（480個行周期）。
行同步信號HS和場同步信號VS與圖象信號R、G、B的時序關系如圖3所示。
對于VGA 顯示器的上述五個信號的時序驅動要嚴格遵循“VGA工業標準”，即640×480×60HZ模式，否則無法顯示正確地圖象。
VGA工業標準要求的頻率：
時鐘頻率：25.175MHz(像素輸出的頻率)
行頻： 31469Hz
場頻： 59.94Hz（每秒圖像刷新頻率）
圖象信號顯示的顏色種類與表示R、G、B三基色的二進制數位數有關，表1列出了8種顏色的編碼方式。
4、系統設計
4.1 圖像信號產生模塊的設計
產生圖像信號的核心器件采用Altera公司的Cyclone FPGA芯片EP1C3T144C8N。它具有多達20060個邏輯單元。最大用戶I/O數 104個。器件中M4K存儲塊提供288kbit存儲容量，能夠被配置來支持多種操作模式，包括RAM、ROM、FIFO及單口和雙口模式。
Cyclone器件具有高級外部存儲器接口，允許設計者將外部單數據率（SDR）SDRAM，雙數據率（DDR）、SDRAM和 DDR FCRAM 器件集成到復雜系統設計中，而不會降低數據訪問的性能。并且還具有兩個可編程鎖相環（PLL）和八個全局時鐘線，能提供時鐘管理和頻率合成，實現最大的系統功能。根據VGA顯示原理，圖象信號產生器的主要功能是：產生時序驅動信號HS、VS及VGA彩色圖象編碼信號，同時在正確的時序控制下，輸出ROM中的象素數據至顯示器的VGA接口，進行圖象顯示。FPGA內部電路原理結構如圖4。本文利用Altera公司QuartusⅡ6.0開發平臺，遵循自頂向下的設計方法，針對各功能模塊，采用VHDL語言對FPGA器件編程，產生HS和VS掃描時序信號及各種圖象信號。
VGA時序信號是圖象顯示的關鍵，行場掃描時序的產生，是利用邏輯編程的方法實現的，即用VHDL編寫分頻器，計時器模塊，來獲得T1、T2、T3、T4時序。當輸出數字、彩條信號和棋盤格圖象時，由外部12M有源晶振提供時鐘輸入，其中行頻HS：12MHZ ÷13÷29=31830Hz、場頻VS：31830Hz÷480×0.93=61.67Hz、T1=1/31830Hz×4/29=25.96us、T2=1/31830Hz×5/29=6.04us、T3為兩個行周期(T1+T2)，T4為480個行周期。
圖象信號包括數字、彩條、棋盤格，和ROM中定制的圖形等。數字信號和彩條信號的產生是按行場方向將屏幕各進行8等分，相當于一個8×8的點陣，在對應位置顯示相應顏色即可獲得所需圖像信號；棋盤格信號是將橫彩條和豎彩條相異或獲得。ROM中定制的較為復雜的彩色圖像，需采用像素點輸出，即將圖像各像素點的信息存儲于ROM中，再以一定的頻率輸出。FPGA器件ROM的定制有兩種方法：第一種方法是利用FPGA器件的嵌入式存儲器定制LPM_ROM,用.MIF文件或.HEX文件對其進行初始化，這種方法獲得的ROM最大尋址空間為2 12，可以存儲一幅分辨率為64×64的圖像信息；第二種方法是在FPGA邏輯資源的限度內用VHDL語言定制一個ROM，采用CASE語句對其進行初始化，這種方法獲得的ROM在存儲深度較大時，編譯時對時間的開銷較大。ROM初始化完成后，在25MHz的時鐘頻率下輸出存儲的圖像信息。其圖象顏色種類的多少取決于存儲空間的大小。
ROM定制的圖象信息是利用FPGA嵌入的存儲器定制LPM_ROM,可以用于存儲一幅64×64分辨率的圖像信息，數據線寬為3位，地址線12根，采用組合尋址方式，即行地址HSADDRESS占低6位，場地址VSADDRESS占高6位；若要顯示更為復雜的圖象信息，只需擴展存儲器及尋址的數據線寬度，為了保證行地址信號輸出與行掃描信號輸出同步，場地址信號輸出與場掃描信號輸出同步，在VHDL編程時，可用25MHz時鐘作為進程的啟動信號。輸出信號的時序波形如圖6所示。各種圖象信號的輸出是由數據選擇器通過VHDL編程實現的。
4.2 視頻輸出接口電路部分設計
VGA 接口采用非對稱分布的15pin 連接方式，其工作原理是將顯存內以數字格式存儲的圖像( 幀) 信號在RAMDAC 里經過模擬調制成模擬高頻信號，然后進行輸出顯示，這樣VGA信號就不必像其它視頻信號那樣還要經過矩陣解碼電路的換算。從視頻成像原理可知VGA的視頻傳輸過程是最短的，所以VGA 接口擁有許多的優點，如無串擾、無電路合成分離損耗等。視頻輸出與VGA 接口如圖7。
4.3 模式控制與顯示部分設計
為了實現人機對話，模式控制與顯示即人機接口的設計，選用LCD顯示器和矩陣鍵盤，使接口和顯示更加友好。要求能根據鍵盤掃描結果，控制不同的圖象信號輸出，并進行相應的功能顯示。采用單片機89S51作為控制器，對鍵盤模塊和功能顯示模塊進行控制。用C語言編程，對鍵盤進行掃描和液晶顯示模塊的控制。當然也可以對FPGA器件編程，實現對鍵盤模塊和功能顯示模塊的控制。但需占用FPGA器件的邏輯資源，會對定制圖像信息的存儲空間造成影響。
本設計采用4×4矩陣式鍵盤，行、列線占用單片機8個I/O口資源，鍵盤掃描過程是列掃描行輸出，逐列掃描，讀取鍵值，根據讀回的值判斷所按鍵的位置，按鍵消抖采用延時消抖方式，根據鍵值跳轉執行相應功能程序。顯示器采用TS-12864-3液晶顯示屏，由單片機控制及驅動，顯示系統當前工作狀態等信息。
5、結束語
隨著數字圖像處理的應用領域不斷擴大，其實時處理技術成為研究的熱點。EDA（電子設計自動化）技術的迅猛發展為數字圖像實時處理技術提供了硬件基礎。其中FPGA的特點使其非常適用于進行一些基于像素級的圖像處理。 本文設計的基于FPGA的數字圖像實時生成系統，可以實現各種數字、文字、彩條、ROM圖像信號輸出。其圖像顯示控制器的系統處理耗時小于20ms，完全達到了實時要求(50場/秒)。所進行的原理試驗取得了良好的效果。
本系統可以作為顯示器測試信號發生器，適用于顯示器生產廠或者維修人員 、計算機房、以及單位用戶、甚至個人用戶，進行無需連接主機的畫面演示、測試、檢查，和維修后調試，通過對標準圖形的觀察和分析，能夠判斷顯示器的總體性能或維修后效果。
本設計還可以作一些擴展，如添加語音處理電路，實現圖像輸出時同步輸出語音；還可以外接大容量存儲器，采用8位二進制數據表示R、G、B三基色，實現256色輸出，使顯示的圖像色彩更加豐富。