頭條 基于FPGA的ZUC算法快速實現研究 祖沖之（ZUC）算法是我國自主研發的商用序列密碼算法，已被應用于服務器實時運算和大數據處理等復雜需求場景，ZUC的高速實現對于其應用推廣具有重要的實用意義。基于此，針對ZUC適用環境的FPGA實現高性能要求，通過優化模乘、模加等核心運算，并采用流水化結構設計，在FPGA硬件平臺上實現了ZUC算法。實驗結果表明，ZUC算法核的數據吞吐量可達10.4 Gb/s，與現有研究成果相比，降低了關鍵路徑的延遲，提升了算法工作頻率，在吞吐量和硬件資源消耗方面實現了良好的平衡，為ZUC算法的高性能實現提供了新的解決方案。 最新資訊 教程：基于FPGA實現多路UART/SPI通信系統 本次的設計為多路UART/SPI通信系統，可以實現一對多的通信。系統可以運行在UART模式，也可以運行在SPI模式。我選擇這一課題的原因主要是目前我所在的實驗室需要寫基于UART的快速通信。這一課題既可以幫助我鞏固之前學習的知識，又可以為我后面的項目做準備。在完成課題的過程中，主要用到了FPGA狀態機、總線等方面的知識。這一課題可以應用在需要高速異步串行或同步串行通信的應用場合，如實時控制、監測等。 發表于：10/24/2022 教學：FPGA存儲單元的四種調用方法 什么是XPM？可能很多人沒聽過也沒用過，它的全稱是Xilinx Parameterized Macros，也就是Xilinx的參數化的宏，跟原語的例化和使用方式一樣。可以在Vivado中的Tools->Language Templates中查看都有哪些XPM可以例化。 發表于：10/21/2022 教學：基于Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設計 TL6678ZH-EVM開發板基于TI KeyStone架構C6000系列TMS320C6678八核C66x定點/浮點DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設計。 發表于：10/21/2022 入門：FPGA內部詳細架構解析 FPGA 芯片整體架構大體按照時鐘域劃分的，即根據不同的工藝、器件速度和對應的時鐘進行劃分。 發表于：10/21/2022 Linux教學——15張圖詳解四線制SPI通訊 15張圖詳解四線制SPI通訊 發表于：10/21/2022 不會用示波器的Verilog碼農不是一個好碼農（LVDS與SpaceWire接口） 在FPGA調試過程中，除了邏輯代碼本身的質量之外，FPGA板子上PCB走線、接插件質量等因素的影響也非常重要。在剛上板調試不順利的時候，不妨拿示波器看一下信號的質量，比如時鐘信號的質量、差分信號的質量、高速串行信號的質量等等，這是上板調試之前首先要做的一步。沒有高質量的FPGA外圍管腳信號的輸入，再好的代碼風格和規范都無濟于事。所以，調試FPGA之前一定要上示波器看一下關鍵信號的質量。 發表于：10/21/2022 FPGA教學——FPGA雙向IO使用之三態門說明 在FPGA設計中，雙向IO（輸入輸出引腳）是一個比較麻煩的東西，但是信號線用作總線等雙向數據傳輸時就要用到inout類型。 發表于：10/20/2022 Linux教學——圖解指針變量 圖解指針變量 發表于：10/19/2022 FPGA教學——FPGA之IO信號類型深入理解 在FPGA設計開發中，很多場合會遇到同一根信號既可以是輸入信號，又可以是輸出信號，即IO類型（Verilog定義成inout）。 發表于：10/19/2022 Linux內核 | socket底層的來龍去脈 全面分析socket底層的相關實現 發表于：10/18/2022 ?…12131415161718192021…?
