頭條 銀湖資本完成對Altera的51%股權(quán)收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 FPGA教學——FPGA實現(xiàn)DS18B20溫度采集 第八例啦，本例將介紹如何通過FPGA采集DS18B20傳感器的溫度值。 發(fā)表于：8/31/2022 入門：可編程邏輯電路—版圖驗證工具的作用 版圖驗證工具的作用是檢查版圖是否滿足設(shè)計規(guī)則、電氣規(guī)則、版圖與電路圖是否一致等，對于降低設(shè)計失敗的風險具有重要作用。 發(fā)表于：8/30/2022 教學：FPGA學習-總結(jié)fifo設(shè)計中深度H的計算 對于fifo來說，H的設(shè)置至關(guān)重要。既要保證功能性，不溢出丟數(shù)，也要保證性能流水。深度設(shè)置過小會影響功能，過大又浪費資源。因此，總結(jié)下fifo設(shè)計中深度H的計算。 發(fā)表于：8/30/2022 教學：verilog基礎(chǔ)之規(guī)范化參數(shù)定義parameter parameter經(jīng)常用于定義數(shù)據(jù)位寬，定義時間延遲，在模塊和實例引用時，可以通過參數(shù)傳遞，改變被引用的模塊。因此我們盡量把所有的可能變動的參數(shù)設(shè)置在頂層，一眼明了，方便日后維護。 發(fā)表于：8/30/2022 FPGA學習——FIFO深度H的計算 對于fifo來說，H的設(shè)置至關(guān)重要。既要保證功能性，不溢出丟數(shù)，也要保證性能流水。深度設(shè)置過小會影響功能，過大又浪費資源。因此，總結(jié)下fifo設(shè)計中深度H的計算。 發(fā)表于：8/29/2022 FPGA教學——如何將易靈思FPGA干到750MHz(1080P顯示) 前陣子寫過一篇文章《如何才能半導體雪崩中活下來》，然后昨天任老爺子就發(fā)布了講話，即接下來是全球經(jīng)濟衰退期，為了保證度過未來三年的“經(jīng)濟”危機，縮減業(yè)務，核心聚焦，不再關(guān)注銷售額，而是現(xiàn)金流/利潤為王。 發(fā)表于：8/29/2022 教程：可編程USB轉(zhuǎn) UART/I2C /SMBusS/SPI/CAN/1 -Wire適配器USB2S結(jié)構(gòu)尺寸及電壓設(shè)置 [導讀]通過電壓選擇器跳線可設(shè)置 USB2S 的工作電壓，如下圖所示，跳線帽位于 3.3 一側(cè)時工作電壓為 3.3V，跳線帽位于 5.0 側(cè)時工作電壓為VIN（即USB 供電時的 5.0V）。 設(shè)置工作電壓時必須兩個跳線帽同時調(diào)整。 本模塊片上芯片均支持 3.0~5.5V 工作電壓，故此當供電 VIN 為 5.5V 以下時可直接使用VIN 或者切換為 3.3V，當使用超過 5.5V 的 VIN 為模塊供電時，必須將跳線切換至 3.3V 工作電壓，否則模塊會損毀。 發(fā)表于：8/29/2022 入門：c語言基礎(chǔ)介紹 [導讀]C語言是一門面向過程的、抽象化的通用程序設(shè)計語言，廣泛應用于底層開發(fā)。C語言能以簡易的方式編譯、處理低級存儲器。C語言是僅產(chǎn)生少量的機器語言以及不需要任何運行環(huán)境支持便能運行的高效率程序設(shè)計語言。盡管C語言提供了許多低級處理的功能，但仍然保持著跨平臺的特性，以一個標準規(guī)格寫出的C語言程序可在包括類似嵌入式處理器以及超級計算機等作業(yè)平臺的許多計算機平臺上進行編譯。 發(fā)表于：8/28/2022 更新Android 13后，引入了可編程 RuntimeShader 對象 8月22日上午消息，據(jù)外媒The Verge消息，此前谷歌為Pixel手機推出了Android 13正式版，帶來了安全和隱私、藍牙、Material You設(shè)計等方面的一些改進。但似乎也帶來了一些bug，部分用戶反映更新后自己Pixel手機的無線充電功能不能用了。 發(fā)表于：8/27/2022 入門：工具使MCU+FPGA編程變得輕而易舉 自從商業(yè)上可行的 FPGA 出現(xiàn)以來，嵌入式設(shè)計人員就已經(jīng)實現(xiàn)了異構(gòu)架構(gòu)。最初，F(xiàn)PGA 主要用作處理系統(tǒng)、外設(shè)和 I/O 之間接口的粘合邏輯。但隨著 FPGA 技術(shù)的改進，市場擴大到在嵌入式系統(tǒng)中發(fā)揮更大和更核心的作用。異構(gòu)計算的最新趨勢是將處理器和 FPGA 子系統(tǒng)集成到單個 SoC 中。以處理器和軟件為中心的設(shè)計團隊現(xiàn)在可以在這些復雜的 SoC 上利用這兩個系統(tǒng)。 發(fā)表于：8/26/2022 ?…15161718192021222324…?
