| LTE系統中小區搜索定時同步的FPGA設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大?。?span>499 K | |
| 標簽： 長期演進 小區搜索 主同步信號 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：對比于傳統DSP串行模式，基于FPGA提出了一種并行高效的小區搜索定時同步設計方案。從空中接口接收數據到FPGA的片內存儲模塊，采用多路高速乘法器進行序列互相關檢測和動態門限配置，實現了數據接收和處理的無縫銜接，大大縮短了主同步信號的檢測時間，降低了解碼復雜度，并以Virtex-6芯片為硬件平臺進行了仿真、綜合、板級驗證、聯機驗證等工作。實現結果表明，該設計方案的處理速度和數據精度滿足LTE系統測試要求，已應用于終端測試儀表的開發中。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2