欧美在线一卡,亚洲欧洲二区,色噜噜狠狠色综合网图区

面向用戶體驗(yàn)增強(qiáng)的信息檢索評(píng)估模型研究*[其他][工業(yè)自動(dòng)化]

如何為用戶精準(zhǔn)提供高質(zhì)量信息是信息檢索系統(tǒng)有效提升用戶體驗(yàn)的關(guān)鍵問題所在。在對(duì)國內(nèi)外相關(guān)技術(shù)研究進(jìn)展基礎(chǔ)之上，從引入信息資源與用戶需求之間最佳匹配的動(dòng)態(tài)評(píng)估機(jī)制角度，提出了一種面向用戶體驗(yàn)增強(qiáng)的信息檢索動(dòng)態(tài)評(píng)估模型，對(duì)模型中的信息質(zhì)量評(píng)估方法、用戶期望評(píng)估方法、情境動(dòng)態(tài)評(píng)估方法和用戶體驗(yàn)評(píng)估方法等進(jìn)行詳細(xì)設(shè)計(jì)，并對(duì)模型中各因素權(quán)重進(jìn)行最優(yōu)化搜索求解。仿真實(shí)驗(yàn)結(jié)果表明，構(gòu)建的動(dòng)態(tài)評(píng)估模型具有較好的“魯棒”特性，對(duì)不滿足用戶需求的信息過濾效果明顯，將用戶所需的高質(zhì)量信息返回給用戶，明顯增強(qiáng)了用戶對(duì)信息檢索的應(yīng)用體驗(yàn)。

發(fā)表于：8/25/2023

基于AXI4總線的紅外圖像處理系統(tǒng)設(shè)計(jì)[嵌入式技術(shù)][其他]

為了提升紅外熱像儀圖像處理系統(tǒng)中數(shù)據(jù)處理模塊訪問DDR存儲(chǔ)器的帶寬效率與系統(tǒng)可靠性，采用Xilinx Kintex-7系列FPGA設(shè)計(jì)了一種基于AXI4總線的DDR存儲(chǔ)器訪問方案，實(shí)現(xiàn)了AXI4總線的用戶接口設(shè)計(jì)，完成了對(duì)DDR存儲(chǔ)器的多端口實(shí)時(shí)訪問控制需求。測(cè)試結(jié)果證明了設(shè)計(jì)的可行性，接口符合AXI4總線協(xié)議規(guī)定，使紅外圖像處理系統(tǒng)中數(shù)據(jù)模塊對(duì)DDR的讀寫帶寬與效率達(dá)到一個(gè)較高的水平。

發(fā)表于：8/25/2023

基于AXI總線復(fù)用的DMA數(shù)據(jù)傳輸結(jié)構(gòu)設(shè)計(jì)[嵌入式技術(shù)][工業(yè)自動(dòng)化]

常規(guī)多通道DMA數(shù)據(jù)傳輸結(jié)構(gòu)應(yīng)用在多傳感器接入式人工智能平臺(tái)時(shí)，隨著傳感器類型和數(shù)量的增加，在通道協(xié)議轉(zhuǎn)換、AXI總線擴(kuò)展過程中會(huì)消耗大量的FPGA邏輯和存儲(chǔ)資源，容易產(chǎn)生邏輯擁塞，增加工具布線難度。與此同時(shí)，封閉式的AXI系統(tǒng)缺乏對(duì)通道差異控制的靈活性，難以適應(yīng)人工智能平臺(tái)多模式數(shù)據(jù)傳輸需求。因此，設(shè)計(jì)了一種AXI總線復(fù)用方式的DMA數(shù)據(jù)傳輸結(jié)構(gòu)，該設(shè)計(jì)可以極大地縮減AXI總線數(shù)量，降低FPGA資源消耗和工具布線用時(shí)，方便地引入附加邏輯實(shí)現(xiàn)多模式DMA數(shù)據(jù)傳輸，為人工智能平臺(tái)提供靈活高效的多源數(shù)據(jù)獲取機(jī)制。

發(fā)表于：8/25/2023

一種串聯(lián)機(jī)械臂多軸同步控制方法的研究與實(shí)現(xiàn)[嵌入式技術(shù)][工業(yè)自動(dòng)化]

以機(jī)械臂為代表的工業(yè)設(shè)備，直接影響著制造業(yè)生產(chǎn)水平。在噴漆、焊接等生產(chǎn)場(chǎng)景下，人們希望機(jī)械臂的末端軌跡符合預(yù)期。由于工況及受到干擾的影響不完全相同，機(jī)械臂各關(guān)節(jié)的單軸跟蹤性能很難保持一致，此時(shí)便需要進(jìn)行多軸同步控制，以便多個(gè)電機(jī)同步配合完成工作，確保末端軌跡精度滿足要求。在分析三維軌跡誤差后，根據(jù)串聯(lián)機(jī)械臂的運(yùn)動(dòng)學(xué)特征，基于偏差耦合結(jié)構(gòu)，得出各關(guān)節(jié)軸的同步修正量，并在基于Xilinx ZYNQ的六軸機(jī)械臂實(shí)驗(yàn)平臺(tái)上通過對(duì)比實(shí)驗(yàn)的方式檢驗(yàn)了該方法的工作效果。

發(fā)表于：8/25/2023

基于多核DSP上下文環(huán)境備份與恢復(fù)方案的設(shè)計(jì)與實(shí)現(xiàn)*[嵌入式技術(shù)][其他]

在軟件定義計(jì)算體系架構(gòu)中，DSP作為一種常用的硬件資源，勢(shì)必向虛擬化發(fā)展，以便最大化發(fā)揮其效能。提出了一種多核DSP上下文環(huán)境的備份與恢復(fù)的方案，以核0為控制核心，通過合理地內(nèi)存分配以及讀寫操作，完成對(duì)其余核心在計(jì)算過程中的各狀態(tài)，如寄存器狀態(tài)、堆棧狀態(tài)、數(shù)據(jù)狀態(tài)以及程序狀態(tài)的保存與寫回，實(shí)現(xiàn)了其從計(jì)算任務(wù)M切換到計(jì)算任務(wù)N，待N完成后再切換回M繼續(xù)執(zhí)行的功能；使用TI公司66AK2H14對(duì)方案作測(cè)試，驗(yàn)證了其可行性。該方案對(duì)多核DSP硬件資源的靈活應(yīng)用提供了實(shí)際的方法和經(jīng)驗(yàn)。

發(fā)表于：8/25/2023

二維側(cè)視型聲學(xué)多普勒流速儀的設(shè)計(jì)[模擬設(shè)計(jì)][其他]

為了獲得淺水或斷面處的二維流速分布，擴(kuò)展超聲波測(cè)量的應(yīng)用范圍，設(shè)計(jì)了二維側(cè)視型聲學(xué)多普勒流速儀。采用5 MHz高頻超聲波進(jìn)行測(cè)量，并設(shè)計(jì)了獨(dú)特的探頭結(jié)構(gòu)，避免對(duì)測(cè)流場(chǎng)產(chǎn)生干擾。基于多普勒效應(yīng)的基本原理，采用復(fù)自相關(guān)算法進(jìn)行頻率估計(jì)，解算出超聲波換能器的徑向流速，通過變換矩陣得到二維流速。實(shí)測(cè)結(jié)果表明，所設(shè)計(jì)的二維側(cè)視型聲學(xué)多普勒流速儀能有效測(cè)量出采樣體的二維流速，測(cè)量標(biāo)準(zhǔn)差分別為0.028 m/s和0.009 m/s，具有一定的實(shí)用價(jià)值。

發(fā)表于：8/25/2023

基于側(cè)向菲涅爾透鏡耦合的光纖漏水傳感器設(shè)計(jì)*[模擬設(shè)計(jì)][其他]

針對(duì)現(xiàn)有準(zhǔn)分布式液漏監(jiān)測(cè)光纖傳感器光源耦合效率低、傳導(dǎo)進(jìn)光纖模式少等問題，設(shè)計(jì)了一種側(cè)向耦合的光纖漏水傳感器，其由菲涅爾透鏡及光纖傳感帶構(gòu)成。通過Zemax軟件進(jìn)行仿真分析，設(shè)計(jì)并加工特定菲涅爾透鏡，使光纖傳感器中所用光源能更好地匯聚。通過實(shí)驗(yàn)對(duì)比有無透鏡時(shí)LED的耦合功率，結(jié)果表明有透鏡的情況下光耦合進(jìn)光纖的功率可提高40%且其他傳感性能不受影響，所設(shè)計(jì)的菲涅爾透鏡能夠?qū)庠催M(jìn)行高效率的耦合，在傳感帶長度相同時(shí)可有效提高分辨率。

發(fā)表于：8/25/2023

基于磁-熱耦合的揚(yáng)聲器溫度場(chǎng)仿真研究[其他][其他]

動(dòng)圈揚(yáng)聲器在大信號(hào)驅(qū)動(dòng)時(shí)因音圈發(fā)熱嚴(yán)重，會(huì)出現(xiàn)音圈斷路、短路和脫膠等熱損壞問題，進(jìn)而導(dǎo)致?lián)P聲器單元損壞。通過建立一款動(dòng)圈揚(yáng)聲器單元的三維有限元模型，進(jìn)行了基于多物理場(chǎng)耦合的大信號(hào)驅(qū)動(dòng)下的揚(yáng)聲器單元穩(wěn)態(tài)溫度場(chǎng)與應(yīng)力場(chǎng)仿真，并通過試驗(yàn)對(duì)仿真結(jié)果進(jìn)行了驗(yàn)證。結(jié)果表明：在恒壓功放的作用下，揚(yáng)聲器單元整體溫度隨音圈電流頻率增大出現(xiàn)先增大后減小的現(xiàn)象，揚(yáng)聲器單元的溫度在額定阻抗點(diǎn)處達(dá)到峰值，等效應(yīng)力集中在音圈骨架與定心支片、振膜連接處，會(huì)因?yàn)楦邷匾l(fā)熱故障；同時(shí)分析了音圈出現(xiàn)熱損壞時(shí)對(duì)揚(yáng)聲器單元暫態(tài)溫度場(chǎng)的影響。該結(jié)果可為動(dòng)圈揚(yáng)聲器的溫度監(jiān)測(cè)和失效分析提供參考。

發(fā)表于：8/25/2023

一種多教師模型知識(shí)蒸餾深度神經(jīng)網(wǎng)絡(luò)模型壓縮算法[人工智能][通信網(wǎng)絡(luò)]

為了能將龐大的深度學(xué)習(xí)模型壓縮后部署到算力和存儲(chǔ)能力有限的設(shè)備中時(shí)盡可能減小精度損失，對(duì)知識(shí)蒸餾模型壓縮方法進(jìn)行研究，提出了一種改進(jìn)后帶篩選的多教師模型知識(shí)蒸餾壓縮算法。利用多教師模型的集成優(yōu)勢(shì)，以各教師模型的預(yù)測(cè)交叉熵為篩選的量化標(biāo)準(zhǔn)篩選出表現(xiàn)更好的教師模型對(duì)學(xué)生進(jìn)行指導(dǎo)，并讓學(xué)生模型從教師模型的特征層開始提取信息，同時(shí)讓表現(xiàn)更好的教師模型在指導(dǎo)中更具有話語權(quán)。在CIFAR100數(shù)據(jù)集上的VGG13等分類模型實(shí)驗(yàn)結(jié)果表明，與其他壓縮算法相比在最終得到的學(xué)生模型大小相同的情況下，精度上有著更好的表現(xiàn)。

發(fā)表于：8/25/2023

復(fù)雜環(huán)境下輕量化口罩佩戴檢測(cè)算法研究[其他][醫(yī)療電子]

針對(duì)目前YOLOv4算法巨大的運(yùn)算量難以滿足實(shí)時(shí)性要求高的口罩佩戴檢測(cè)系統(tǒng)，提出了一種輕量化檢測(cè)算法（Light-YOLOv4）。將融合ECA注意力機(jī)制的GhostNet網(wǎng)絡(luò)替換YOLOv4的主干網(wǎng)絡(luò)減少參數(shù)量；借鑒空洞卷積和SPPF提出了ASPPFCSPC結(jié)構(gòu)有效增大感受野；針對(duì)目標(biāo)過于密集而產(chǎn)生重疊問題，增加了RepBox損失函數(shù)，使不同目標(biāo)的預(yù)測(cè)框相互遠(yuǎn)離從而減少漏檢。實(shí)驗(yàn)表明，Light-YOLOv4算法mAP為94.2%，F(xiàn)PS為46.3幀，模型大小為95 MB，相較于YOLOv4的mAP值僅降低了1.1%，檢測(cè)速率提高了51.8%，參數(shù)量減少了70.0%，模型大小減少了61.1%，對(duì)低性能檢測(cè)設(shè)備很友好。

發(fā)表于：8/25/2023

基于PKS體系的終端功能場(chǎng)景驗(yàn)證方法研究[通信與網(wǎng)絡(luò)][信創(chuàng)產(chǎn)業(yè)]

目前國產(chǎn)終端正逐漸成為中國終端市場(chǎng)的主流，而基于PKS（飛騰Phytium+麒麟Kylin+安全Security）體系的終端產(chǎn)品作為國產(chǎn)主力軍，承擔(dān)著更重要的使命，迫切需要加快優(yōu)化的速度，滿足國內(nèi)各行業(yè)用戶群體日益增長的需求。在功能單點(diǎn)驗(yàn)證方法的基礎(chǔ)上從用戶的角度出發(fā)，預(yù)測(cè)用戶功能使用場(chǎng)景，創(chuàng)新性地提出了基于PKS體系的終端功能場(chǎng)景驗(yàn)證方法，通過對(duì)比分析兩種方法對(duì)3種國產(chǎn)終端的驗(yàn)證數(shù)據(jù)，證明功能場(chǎng)景驗(yàn)證方法發(fā)現(xiàn)問題的效率和價(jià)值都比傳統(tǒng)的功能單點(diǎn)驗(yàn)證方法更優(yōu)，能促進(jìn)國產(chǎn)終端的持續(xù)優(yōu)化，為國產(chǎn)終端驗(yàn)證體系提供新的思路。

發(fā)表于：8/25/2023

一種基于Quantus-reduce加速模擬仿真驗(yàn)證分析的解決方案[電子元件][其他]

隨著半導(dǎo)體技術(shù)的進(jìn)步，芯片的設(shè)計(jì)規(guī)模不斷擴(kuò)大，這使得電路設(shè)計(jì)需要考慮的寄生效應(yīng)更加復(fù)雜，電路的后仿真工作也變得更加繁重。介紹了如何應(yīng)用Cadence公司的寄生抽取工具Quantus進(jìn)行post-layout寄生抽取，利用Quantus的Standalone Reduction （簡稱Qreduce）功能對(duì)后仿網(wǎng)表進(jìn)行精簡，以達(dá)到縮減網(wǎng)表的規(guī)模，提高仿真速度的目的。Cadence的Qreduce功能是通過數(shù)學(xué)的運(yùn)算，將RC網(wǎng)絡(luò)進(jìn)行等效運(yùn)算，以減少節(jié)點(diǎn)，從而達(dá)到縮減網(wǎng)表的規(guī)模，但同時(shí)保證了不會(huì)對(duì)精度造成比較大的損失。從后仿網(wǎng)表的縮減程度、仿真精度的影響、仿真速度以及內(nèi)存消耗等方面進(jìn)行論述，給出關(guān)鍵對(duì)比指標(biāo)。

發(fā)表于：8/25/2023

使用Xcelium Machine Learning技術(shù)加速驗(yàn)證覆蓋率收斂[電子元件][消費(fèi)電子]

隨著設(shè)計(jì)越來越復(fù)雜，受約束的隨機(jī)化驗(yàn)證方法已成為驗(yàn)證的主流方法。一般地，驗(yàn)證激勵(lì)做到不違反spec描述條件下盡量隨機(jī)，這樣驗(yàn)證能跑到的空間才更充分。但是，這給功能覆蓋率收斂帶來極大挑戰(zhàn)，為解決這一難題，Cadence率先推出了仿真器的機(jī)器學(xué)習(xí)功能——Xcelium Machine Learning，采用機(jī)器學(xué)習(xí)技術(shù)讓功能覆蓋率快速收斂，大大提高驗(yàn)證仿真效率。介紹了Xcelium Machine Learning的使用流程，并給出在相同模擬（simulation）驗(yàn)證環(huán)境下應(yīng)用Machine Learning前后情況對(duì)比。最后Machine Learning在模擬（simulation）驗(yàn)證中的應(yīng)用前景進(jìn)行了展望。

發(fā)表于：8/25/2023

基于Cadence Integrity 3D-IC的異構(gòu)集成封裝系統(tǒng)級(jí)LVS檢查[電子元件][消費(fèi)電子]

隨著硅工藝尺寸發(fā)展到單納米水平，摩爾定律的延續(xù)越來越困難。2D Flip-Chip、2.5D、3D等異構(gòu)集成的先進(jìn)封裝解決方案將繼續(xù)滿足小型化、高性能、低成本的市場(chǎng)需求，成為延續(xù)摩爾定律的主要方向。但它也提出了新的挑戰(zhàn)，特別是對(duì)于系統(tǒng)級(jí)的LVS檢查。采用Cadence Integrity 3D-IC平臺(tái)工具，針對(duì)不同類型的先進(jìn)封裝，進(jìn)行了系統(tǒng)級(jí)LVS檢查驗(yàn)證，充分驗(yàn)證了該工具的有效性和實(shí)用性，保證了異構(gòu)集成封裝系統(tǒng)解決方案的可靠性。

發(fā)表于：8/25/2023

Concurrent Multi-die Optimization物理實(shí)現(xiàn)方案的應(yīng)用[電子元件][其他]

隨著芯片制造工藝不斷接近物理極限，使用多die堆疊的3DIC Chiplets設(shè)計(jì)已經(jīng)成為延續(xù)摩爾定律的最佳途徑之一。Integrity 3D-IC平臺(tái)將設(shè)計(jì)規(guī)劃、物理實(shí)現(xiàn)和系統(tǒng)分析統(tǒng)一集成于單個(gè)管理界面中，為3D設(shè)計(jì)提供了系統(tǒng)完善的解決方案。其中傳統(tǒng)的die-by-die流程在3D結(jié)構(gòu)建立后分別對(duì)兩個(gè)die進(jìn)行2D物理實(shí)現(xiàn)，同時(shí)工具也開發(fā)了多die協(xié)同（concurrent multidie）的物理實(shí)現(xiàn)流程，并行式進(jìn)行多顆die的布局布線。此工作在實(shí)際項(xiàng)目中，使用Cadence Integrity 3D-IC 工具，針對(duì)性地建立concurrent multidie的流程，將兩顆die在同一個(gè)設(shè)計(jì)中實(shí)現(xiàn)并行擺放、3D結(jié)構(gòu)單元（Hybrid Bonding bump）的位置優(yōu)化、時(shí)鐘樹綜合和繞線。協(xié)同優(yōu)化的3D物理實(shí)現(xiàn)方案相比于die-by-die方案在設(shè)計(jì)整體結(jié)果上有更好的表現(xiàn)。

發(fā)表于：8/25/2023