頭條 開啟工業4.0：集成EtherCAT和萊迪思FPGA實現高級自動化 隨著工業領域向實現工業4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統需求與日俱增。 然而，實施數字化轉型并非總是一帆風順。企業必須在現有環境中集成這些先進系統，同時應對軟件孤島、互聯網時代前的老舊設備以及根深蒂固的工作流程等挑戰。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。 最新資訊 FPGA教學——AXI總線協議時序 FPGA學習-AXI總線協議時序 發表于：8/10/2022 FPGA教學——FPGA 時序約束之如何查看時序錯誤 FPGA 時序約束 一 如何查看時序錯誤 發表于：8/10/2022 FPGA教學——FPGA時序約束之時鐘周期約束 FPGA時序約束之時鐘周期約束 發表于：8/10/2022 FPGA教學——FPGA時序約束理論之偽路徑 FPGA時序約束理論之偽路徑 發表于：8/10/2022 FPGA教學——關于延遲的用法 FPGA學習-關于延遲的用法 發表于：8/10/2022 基于Flutter開發框架的數據存儲訪問機制研究 移動端應用程序需要存儲與訪問的數據越來越多，而移動端設備的存儲空間有限，很難滿足用戶需要，在進行移動端應用程序開發時，選擇合適、高效的數據存儲與訪問機制受到普遍關注。針對Google推出的Flutter跨平臺移動開發框架提供的key-value鍵值對、File文件、SQLite數據庫和網絡4種數據存儲訪問機制，深入闡述了它們的內在工作原理，給出了具體實現方法和實現代碼。最后，根據4種數據存儲訪問機制各自的特點和實際的應用程序開發需求，分析了每種機制的應用場景。 發表于：8/9/2022 基于FPGA的雷達A式顯示電路設計 為了實現對雷達顯示技術的優化與升級，設計實現了一種基于FPGA的雷達A式顯示電路，采用FPGA集成雷達顯示IP核實現雷達前端信號的采樣、處理及顯示。該設計利用FPGA芯片龐大的可編程邏輯單元以及豐富的成熟IP核的優勢，實現了單片邏輯芯片實現雷達輸入信號的接收、采樣、變換以及顯示的功能，簡化了以往雷達顯示電路的硬件結構，降低了信號的顯示延遲，整體提升雷達顯示性能。同時該設計可以通過進一步修改內部IP核實現其他雷達顯示方式，使其具備硬件設備的通用性和可擴展性。 發表于：8/9/2022 Linux 內核概念和學習路線 什么是Linux內核？怎樣快速理解Linux內核？Linux內核學習方法是什么？ 發表于：7/14/2022 Linux 組調度 Linux組調度是什么？Linux組調度原理圖你知道嗎？Linux組調度是如何實現的？ 發表于：7/14/2022 MATLAB到高性能C的代碼轉換系統設計與實現 MATLAB被廣泛應用于算法設計及驗證，但由于平臺限制及性能因素影響，實際工作中通常使用C語言及高性能庫來重寫和優化代碼。人工轉換MATLAB到C工作繁瑣，而大部分已有的自動轉換方法又難以解決MATLAB的高性能矢量運算和庫函數與C的對接問題。為此，設計了一個MATLAB到高性能C的自動轉換系統，通過將MATLAB代碼轉換為中間表示，進一步轉換為C代碼。同時，將MATLAB的高性能矢量運算和庫函數對接到高性能C函數庫Math Kernel Library(MKL)上。在相同MATLAB代碼上的實驗結果表明，該系統轉換生成的C代碼性能與人工編寫的C代碼相當，優于已有的轉換方法生成的C代碼。 發表于：7/5/2022 ?…18192021222324252627…?
