頭條 基于FPGA的ZUC算法快速實現(xiàn)研究 祖沖之（ZUC）算法是我國自主研發(fā)的商用序列密碼算法，已被應(yīng)用于服務(wù)器實時運算和大數(shù)據(jù)處理等復(fù)雜需求場景，ZUC的高速實現(xiàn)對于其應(yīng)用推廣具有重要的實用意義。基于此，針對ZUC適用環(huán)境的FPGA實現(xiàn)高性能要求，通過優(yōu)化模乘、模加等核心運算，并采用流水化結(jié)構(gòu)設(shè)計，在FPGA硬件平臺上實現(xiàn)了ZUC算法。實驗結(jié)果表明，ZUC算法核的數(shù)據(jù)吞吐量可達10.4 Gb/s，與現(xiàn)有研究成果相比，降低了關(guān)鍵路徑的延遲，提升了算法工作頻率，在吞吐量和硬件資源消耗方面實現(xiàn)了良好的平衡，為ZUC算法的高性能實現(xiàn)提供了新的解決方案。 最新資訊 教學(xué)：頂級FPGA和GPU的PK 本部分，我們就跟隨作者一起看看Intel StraTIx10 NX和Nvidia在這個領(lǐng)域的利器T4以及V100之間的對比，過程分為芯片級對比以及系統(tǒng)級對比。 發(fā)表于：8/16/2022 掃盲：可編輯邏輯的優(yōu)點 可編程邏輯（Programmable Logic）是指可編程邏輯器件實現(xiàn)的一種提供多種功能的電路邏輯。相對于固定邏輯，可編輯邏輯有很多優(yōu)點。 發(fā)表于：8/16/2022 FPGA教學(xué)——PCB設(shè)計指導(dǎo) 我們繼續(xù)介紹FPGA PCB設(shè)計相關(guān)知識，本章介紹7系列FPGA的配電系統(tǒng)（PDS），包括去耦電容器的選擇、放置和PCB幾何結(jié)構(gòu)，并為每個7系列FPGA提供了一種簡單的去耦方法。另外，還介紹了PDS的基本設(shè)計原則，以及仿真和分析方法。本章包括以下部分 發(fā)表于：8/12/2022 Linux教學(xué)——如何將 Android 手機投屏在 Ubuntu 上 你知道如何將Android手機投屏到Linux系統(tǒng)嗎？本文就以 Scrcpy 軟件為例，來講解一下如何將Android手機投屏到Ubuntu系統(tǒng)。 發(fā)表于：8/11/2022 FPGA教學(xué)——如何自動產(chǎn)生一個UVM環(huán)境 之前有朋友問我怎么用腳本產(chǎn)生一個驗證環(huán)境，這個問題今天和大家介紹下兩種做法。 發(fā)表于：8/11/2022 FPGA教學(xué)——如何學(xué)習(xí)FPGA 如何學(xué)習(xí)FPGA 發(fā)表于：8/11/2022 FPGA教學(xué)——基于FPGA的電子計算器系統(tǒng)設(shè)計（附代碼） 本篇介紹了一個簡單計算器的設(shè)計，基于 FPGA 硬件描述語言 Verilog HDL，系統(tǒng)設(shè)計由計算部分、顯示部分和輸入部分四個部分組成，計算以及存儲主要用狀態(tài)機來實現(xiàn)。顯示部分由六個七段譯碼管組成，分別來顯示輸入數(shù)字，輸入部分采用4*4矩陣鍵盤，由0-9一共十個數(shù)字按鍵，加減乘除四個運算符按鍵，一個等號按鍵組成的。通過外部的按鍵可以完成加、減、乘、除四種功能運算，其結(jié)構(gòu)簡單，易于實現(xiàn)。本篇為本人畢業(yè)設(shè)計部分整理，各位大俠可依據(jù)自己的需要進行閱讀，參考學(xué)習(xí)。 發(fā)表于：8/11/2022 FPGA教學(xué)——AXI總線協(xié)議時序 FPGA學(xué)習(xí)-AXI總線協(xié)議時序 發(fā)表于：8/10/2022 FPGA教學(xué)——FPGA 時序約束之如何查看時序錯誤 FPGA 時序約束 一 如何查看時序錯誤 發(fā)表于：8/10/2022 FPGA教學(xué)——FPGA時序約束之時鐘周期約束 FPGA時序約束之時鐘周期約束 發(fā)表于：8/10/2022 ?…19202122232425262728…?
