頭條 基于FPGA的ZUC算法快速實現研究 祖沖之（ZUC）算法是我國自主研發的商用序列密碼算法，已被應用于服務器實時運算和大數據處理等復雜需求場景，ZUC的高速實現對于其應用推廣具有重要的實用意義。基于此，針對ZUC適用環境的FPGA實現高性能要求，通過優化模乘、模加等核心運算，并采用流水化結構設計，在FPGA硬件平臺上實現了ZUC算法。實驗結果表明，ZUC算法核的數據吞吐量可達10.4 Gb/s，與現有研究成果相比，降低了關鍵路徑的延遲，提升了算法工作頻率，在吞吐量和硬件資源消耗方面實現了良好的平衡，為ZUC算法的高性能實現提供了新的解決方案。 最新資訊 超深度學習介紹 超深度學習（SDL）首先立足于一個最大概率的尺度，可以產生最大概率的空間，在最大概率空間又可以生成新的最大概率尺度,依次迭代；最終可以獲得超越統計學公式化的最大概率的解，以及最大概率的空間范圍，并可以把目標函數的最大概率的分布信息獲得。這樣的三個結果，幾乎是我們遇到的所有目標函數都希望獲得的，例如在圖像識別上，希望得到最大概率的特征抽出，最大概率的圖像識別結果等等，因此可作為普遍應用的機器學習模型。 發表于：10/24/2018 基于FPGA的光纖振動定位系統的設計與實現 針對防區周界被入侵時無法實時定位報警的問題，設計并實現了一種可實時定位的分布式光纖振動定位系統。以馬赫-曾德爾光纖干涉技術為基礎搭建光路，采用以FPGA結合高速ADC的硬件平臺，對光路傳來的兩路信號進行轉換、采集，并以互相關為主要算法處理采集信號得到振動位置。在一段160 m的光路上進行試驗，系統能在振動發生后500 ms內給出振動位置。設置采樣率為10 MHz，經過多次定位測試得出系統實際的定位誤差為±10 m。且定位不需要上位機，提高了裝置便攜性，降低了成本。 發表于：10/24/2018 浪潮聯合Xilinx發布全球首款集成HBM2的FPGA AI加速卡F37X 10月16日，在北京舉行的2018XDF賽靈思開發者大會上，浪潮聯合賽靈思宣布推出全球首款集成HBM2高速緩存的FPGA AI加速卡F37X，可在不到75W典型應用功耗提供28.1TOPS的INT8計算性能和460GB/s的超高數據帶寬。 發表于：10/22/2018 從小白到華為高級專家，他靠的是這個！ 我是一個技術情結很深的人，無論是曾經的小白，還是現在大家口中的高級專家，唯一不變的就是對編碼的一股鉆研勁兒。華為7年，我經歷了從研發小兵到PL，再到轉身加入專為業務部門解決疑難雜癥的無線網絡西研分部飛虎隊的過程。 發表于：10/22/2018 人工智能浪潮之下，未來10種“名存實亡”和“有驚無險”的職業 一些人類看上去很難的工作，在人工智能看來可能非常簡單；一些在人類看上去很簡單的工作，可能卻是人工智能的死穴。 發表于：10/22/2018 三星進攻光學指紋識別，匯頂面臨大挑戰 生物識別技術目前已經成為智慧手機的標準配備，指紋識別也從電容式方案轉向螢幕下指紋識別，隨著各大廠相繼搶進螢幕下市場，三星也不落人后。根據世界智慧財產權組織（WIPO）最新公告，三星光學指紋識別專利曝光，預料未來可望搭載在自家智慧手機上。 發表于：10/21/2018 RISC-V：不僅僅是個核心 芯片制造商對開源ISA的興趣標志著的一個的重大轉變，但它還需要持續的行業支持才能取得成功。 發表于：10/21/2018 機器人技術開源共享趨勢成型，這家公司要重新定義貢獻 要做一個機器人有多難？這個問題，開發人員應該心有戚戚焉。從軟件開發、人工智能、硬件設計、生產制造，每個環節就可能是單一公司專研的領域，機器人得把這些技術集于一身。硅谷的區塊鏈公司 Kambria 希望通過區塊鏈的開源及經濟激勵特性，利用社區的力量解決機器人當前被技術難、成本高而“鎖住”的問題。目前已與越南、日本、澳大利亞、美國的企業合作，項目包括機器人、數據分析、甚至是飛行汽車（flying car）。 發表于：10/21/2018 ADI公司的精密+/-10V和0-20mA模數轉換器可簡化PLC模塊開發 2018年10月19日-中國北京- Analog Devices, Inc. (ADI)今日推出兩款多通道+/-10V和0-20mA精密模數轉換器，這兩款器件能夠更好地支持實現可編程邏輯控制器(PLC)與分布式控制系統(DCS)模塊。AD4111和AD4112模數轉換器利用ADI的iPassives®集成式精密無源技術，集成精密匹配的電流檢測電阻和電阻分壓器。通道至通道的高度匹配簡化了校準要求，并且支持多達八個單端電壓輸入和四個電流輸入，因此該新產品非常適合用作可重新配置的平臺解決方案，同時減少PLC和DCS模塊的尺寸、復雜性和成本。 發表于：10/19/2018 基于FPGA的SRRC濾波及多速率變換 為消除通信系統中的碼間串擾，提高頻帶利用率，常采用平方根升余弦濾波器來實現基帶信號的成形濾波處理；為實現不同符號率的信號在通信系統中的高速率傳輸，常采用數字信號處理中的多速率變換技術提高數字信號的采樣率。采用平方根升余弦濾波器及半帶、CIC、Farrow濾波器級聯，基于FPGA實現了一種多速率變換模塊。該模塊能夠實現任意倍數的上采樣變換，且通過在線重載升余弦滾降系數，及CIC濾波器、Farrow濾波器上采樣倍數，有效節約了FPGA內部資源。在ISE平臺采用Verilog編程及IP核調用實現了該SRRC濾波及多速率變換模塊，并給出了ModelSim仿真波形及實驗結果，驗證了其升余弦滾降及變速率特性，有效消除了碼間干擾，提高頻帶利用率。其實現方式簡單、高效。 發表于：10/19/2018 ?…66676869707172737475…?
