| Verilog HDL的基本知識--周立功Actel產(chǎn)品線 | |
| 所屬分類：教程|講義 | |
| 上傳者：serena | |
| 標(biāo)簽： HDL | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹：數(shù)字通信和自動化控制等領(lǐng)域的高速度發(fā)展和世界范圍的高技術(shù)競爭對數(shù)字系統(tǒng)提出了越來越高的要求，特別是需要設(shè)計(jì)具有實(shí)時信號處理能力的專用集成電路，要求把包括多個CPU內(nèi)核在內(nèi)的整個電子系統(tǒng)綜合到一個芯片(SOC)上。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2