| 基于FPGA實(shí)現(xiàn)多DSP系統(tǒng)的數(shù)據(jù)流高效廣播 | |
| 所屬分類：參考設(shè)計(jì) | |
| 上傳者：aet | |
| 文檔大小：492 K | |
| 標(biāo)簽： DSP | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：以ADSP-TS201構(gòu)成的多DSP系統(tǒng)中，鏈路口數(shù)目有限會(huì)造成數(shù)據(jù)廣播復(fù)雜度的提高。為此提出了一種基于FPGA實(shí)現(xiàn)DSP間廣播通信的方案。設(shè)計(jì)了基于FPGA的鏈路口接收和發(fā)送模塊，采用自定義數(shù)據(jù)報(bào)頭，完成了基于令牌和輪詢的數(shù)據(jù)調(diào)度狀態(tài)機(jī)的設(shè)計(jì)，實(shí)現(xiàn)了DSP之間的一對(duì)一、一對(duì)多以及多對(duì)多的廣播通信。經(jīng)驗(yàn)證，該廣播通信方法的吞吐率單向可達(dá)150 MB/s，雙向可達(dá)300 MB/s，數(shù)據(jù)傳輸可靠，具有可擴(kuò)展性。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
DSP 相關(guān)資源
- 基于DSP的實(shí)時(shí)姿態(tài)感知系統(tǒng)設(shè)計(jì)
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計(jì)
- 一種基于異構(gòu)處理器的可動(dòng)態(tài)布署設(shè)計(jì)與實(shí)現(xiàn)
- 基于DSP的電子束選區(qū)熔化束流調(diào)控系統(tǒng)的研制*
- 一種基于SiP技術(shù)的高性能信號(hào)處理電路設(shè)計(jì)
- 基于TMS320F28335的二次Bootloader在線升級(jí)方法
- 基于EMIF總線接口的橋芯片設(shè)計(jì)
- 速變參數(shù)預(yù)處理裝置
aet 的最新分享
- GBT15834-2011 標(biāo)點(diǎn)符號(hào)用法
- GB 15835—2011 出版物上數(shù)字用法
- 學(xué)術(shù)出版規(guī)范 表格（CYT170—2019）
- 學(xué)術(shù)出版規(guī)范插圖（CYT171—2019）
- 學(xué)術(shù)出版規(guī)范 期刊學(xué)術(shù)不端行為界定（CYT174-2019）
- GB7714-2015 信息與文獻(xiàn) 參考文獻(xiàn)著錄規(guī)則
- 破解數(shù)據(jù)要素流動(dòng)與隱私保護(hù)相沖突的局-方濱興
- 工業(yè)互聯(lián)網(wǎng)網(wǎng)絡(luò)安全實(shí)驗(yàn)室建設(shè)思路與實(shí)踐
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2